專利名稱：用于集成電路測(cè)試的低功率且面積優(yōu)化的掃描單元的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及集成電路測(cè)試，并且更具體地，涉及使用掃描測(cè)試電路系統(tǒng)的集成電路測(cè)試。
背景技術(shù)：
集成電路通常被設(shè)計(jì)為包含便于對(duì)各種內(nèi)部故障狀態(tài)進(jìn)行測(cè)試的掃描測(cè)試電路系統(tǒng)。該掃描測(cè)試電路系統(tǒng)典型地包括掃描鏈，該掃描鏈?zhǔn)怯脕?lái)形成串行移位寄存器的觸發(fā)器鏈，所述串行移位寄存器用于將在輸入處的測(cè)試圖形施加于集成電路的組合邏輯以及用于讀出對(duì)應(yīng)的結(jié)果。掃描鏈的觸發(fā)器中的給定觸發(fā)器可以被看作在此更一般地稱為“掃描單元”的電路的實(shí)例。在一種示例性的布置中，具有掃描測(cè)試電路系統(tǒng)的集成電路可以具有掃描移位操作模式以及功能操作模式?？梢允褂脴?biāo)記來(lái)指示集成電路是處于掃描移位模式還是處于功能模式。在掃描移位模式中，掃描鏈的觸發(fā)器被配置為串行移位寄存器。測(cè)試圖形然后被移位到由掃描鏈的觸發(fā)器形成的串行移位寄存器中。一旦所期望的測(cè)試圖形被移入，掃描移位模式就被禁用，并且集成電路被置于其功能模式中。在該功能操作模式期間出現(xiàn)的內(nèi)部的組合邏輯結(jié)果然后由掃描觸發(fā)器鏈來(lái)捕獲。集成電路然后被再次置于其掃描移位操作模式中，以便隨著新的測(cè)試圖形被掃描進(jìn)來(lái)，允許所捕獲的組合邏輯結(jié)果被移出由掃描觸發(fā)器所形成的串行移位寄存器。該過程被重復(fù)，直到所有期望的測(cè)試圖形都已經(jīng)被施加于該集成電路。隨著集成電路變得越來(lái)越復(fù)雜，已經(jīng)研發(fā)出減少在測(cè)試給定集成電路時(shí)需要施加的測(cè)試圖形的數(shù)量并且因此還減少了所需的測(cè)試時(shí)間的掃描壓縮技術(shù)。關(guān)于壓縮掃描測(cè)試的更多細(xì)節(jié)被公開于題目為“Testing a Circuit with Compressed Scan Subsets”的美國(guó)專利No. 7，831，876中，該專利與本申請(qǐng)共同受讓，并通過引用包含于此。毋庸置疑，仍需要進(jìn)一步改進(jìn)掃描測(cè)試電路系統(tǒng)。例如，與掃描鏈的實(shí)現(xiàn)相關(guān)的功率以及面積要求的顯著降低將是非常希望的。

發(fā)明內(nèi)容
本發(fā)明的示例性實(shí)施例提供了用于集成電路的掃描測(cè)試的改進(jìn)的電路系統(tǒng)和技術(shù)。例如，在一種或多種此類實(shí)施例中，集成電路的掃描測(cè)試電路系統(tǒng)被配置為包括含有低功率且面積優(yōu)化的掃描單元的至少一條掃描鏈。通過消除否則會(huì)在掃描移位和功能操作模式中發(fā)生于集成電路中由掃描單元的對(duì)應(yīng)的掃描和功能數(shù)據(jù)輸出所驅(qū)動(dòng)的部分中的不必要的邏輯轉(zhuǎn)換，將掃描單元有利地配置成為集成電路在掃描移位和功能操作模式中提供降低的功率消耗。這可以在掃描單元自身的功率消耗或面積要求沒有任何實(shí)質(zhì)性增加的情況下在一種或多種示例性的實(shí)施例中實(shí)現(xiàn)，從而提供集成電路的功率消耗和面積要求的總體減少。在一個(gè)方面，集成電路包括掃描測(cè)試電路系統(tǒng)以及利用該掃描測(cè)試電路系統(tǒng)進(jìn)行測(cè)試的附加電路系統(tǒng)。掃描測(cè)試電路系統(tǒng)包括至少一條具有多個(gè)掃描單元的掃描鏈，該掃描鏈被配置成在掃描移位操作模式中作為串行移位寄存器來(lái)操作，以及在功能操作模式中捕獲來(lái)自至少附加電路系統(tǒng)的一部分的功能數(shù)據(jù)。至少掃描鏈中的給定的掃描單元包括配置成在掃描移位操作模式中禁用掃描單元的功能數(shù)據(jù)輸出、并且在功能操作模式中禁用掃描單元的掃描輸出的輸出控制電路系統(tǒng)。在另一方面，掃描單元可配置成使得多個(gè)其他的掃描單元進(jìn)入具有掃描移位操作模式和功能操作模式的掃描鏈。掃描單元包括配置成在掃描移位操作模式中禁用掃描單元的功能數(shù)據(jù)輸出以及在功能操作模式中禁用掃描單元的掃描輸出的輸出控制電路系統(tǒng)。在一種或多種示例性的實(shí)施例中所給出的掃描單元，除了其功能數(shù)據(jù)輸出以及其掃描輸出之外，還可以包括功能數(shù)據(jù)輸入、掃描輸入、掃描使能輸入、復(fù)用器和觸發(fā)器。復(fù)用 器具有與功能數(shù)據(jù)輸入稱接的第一輸入、與掃描輸入稱接的第二輸入以及與掃描使能輸入耦接的選擇線，并且觸發(fā)器具有與復(fù)用器的輸出耦接的輸入。輸出控制電路系統(tǒng)耦接于觸發(fā)器的輸出與掃描單元的功能數(shù)據(jù)及掃描輸出之間。這樣的掃描單元配置消除了否則會(huì)發(fā)生于集成電路中在功能操作模式下由掃描單元的掃描輸出或者在掃描移位操作模式下由掃描單元的功能數(shù)據(jù)輸出所驅(qū)動(dòng)的那些部分中的不必要的邏輯轉(zhuǎn)換。如上文所提及的，該優(yōu)點(diǎn)是在沒有顯著增加掃描單元自身的功率或面積要求的情況下實(shí)現(xiàn)的。例如，掃描單元不需要附加的觸發(fā)器或信號(hào)端口，也沒有顯示出顯著的附加的時(shí)序依賴性。


圖I是示出在一種示例性的實(shí)施例中的包括測(cè)試器和被測(cè)試的集成電路的集成電路測(cè)試系統(tǒng)的框圖。圖2示出了掃描鏈可以布置于圖I的集成電路中的組合邏輯之間的方式的一個(gè)實(shí)例。圖3是示出圖2的掃描單元中的一個(gè)給定掃描單元的一種可能的實(shí)現(xiàn)方式的示意圖。圖4是示出圖2的掃描單元中的一個(gè)給定掃描單元的另一種可能的實(shí)現(xiàn)方式的示意圖。圖5示出了使用與非門的圖4的掃描單元的基本上等效的電路。圖6示出了圖I的測(cè)試系統(tǒng)的一種可能的實(shí)現(xiàn)方式。圖7是用于生成包括一條或多條各自具有一個(gè)或多個(gè)圖3-5所示類型的掃描單元的掃描鏈的集成電路設(shè)計(jì)的處理系統(tǒng)的框圖。
具體實(shí)施例方式本發(fā)明在此將結(jié)合示例性的測(cè)試系統(tǒng)以及對(duì)應(yīng)的集成電路來(lái)說明，所述集成電路包括用于支持這些集成電路的其他內(nèi)部電路系統(tǒng)的掃描測(cè)試的掃描測(cè)試電路系統(tǒng)。但是，應(yīng)當(dāng)理解，本發(fā)明更一般地可應(yīng)用于任何測(cè)試系統(tǒng)或者其中希望在針對(duì)掃描測(cè)試的降低的功率消耗和面積要求方面提供改進(jìn)的性能的相關(guān)的集成電路。圖I示出了包括測(cè)試器102和被測(cè)試的集成電路104的測(cè)試系統(tǒng)100。集成電路104包括與附加的內(nèi)部電路系統(tǒng)108耦接的掃描測(cè)試電路系統(tǒng)106，該內(nèi)部電路系統(tǒng)108使用掃描測(cè)試電路系統(tǒng)106進(jìn)行測(cè)試。測(cè)試器102存儲(chǔ)與集成電路的掃描測(cè)試關(guān)聯(lián)的掃描數(shù)據(jù)110。該掃描數(shù)據(jù)可以對(duì)應(yīng)于由測(cè)試圖形發(fā)生器112所提供的測(cè)試圖形。在其他實(shí)施例中，測(cè)試器102的至少一部分，例如測(cè)試圖形發(fā)生器112，可以并入集成電路104中。如圖I所示的測(cè)試系統(tǒng)100的特定配置只是示例性的，并且在其他實(shí)施例中的測(cè)試系統(tǒng)100可以包括除特別示出的那些元件之外的或者代替那些元件的其他元件,包括類型通?？稍诖祟愊到y(tǒng)的常規(guī)實(shí)現(xiàn)方式見到的一個(gè)或多個(gè)元件。例如，舉例來(lái)說但非限定性地，系統(tǒng)100的各種元件可以使用微處理器、中央處理單元(CPU)、數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)或其他類型的數(shù)據(jù)處理器件，以及這些器 件或其他器件的某些部分或組合來(lái)實(shí)現(xiàn)。本發(fā)明的實(shí)施例可以配置成使用壓縮或非壓縮的掃描測(cè)試，并且本發(fā)明對(duì)此不作限定。但是，諸如圖2所示的實(shí)施例之類的某些實(shí)施例將主要在壓縮掃描測(cè)試的情況下進(jìn)行描述?，F(xiàn)在參照?qǐng)D2，圖中更詳細(xì)地示出了集成電路104的一種可能的配置的一些部分。在該壓縮掃描測(cè)試布置中，掃描測(cè)試電路系統(tǒng)106包括解壓器(decompressor) 200、壓縮器202以及多條掃描鏈204-k，其中k = 1，2，. . . K。每條掃描鏈204包括多個(gè)掃描單元206，并且可配置成在集成電路104的掃描移位操作模式中作為串行移位寄存器來(lái)操作以及在集成電路104的功能操作模式中捕獲來(lái)自被測(cè)試的電路系統(tǒng)207的功能數(shù)據(jù)。第一掃描鏈204-1的長(zhǎng)度為Ii1，因此包括Ii1個(gè)掃描單元，標(biāo)記為206-1到206-叫。更一般地，掃描鏈204-k的長(zhǎng)度為nk，因此包括總共nk個(gè)掃描單元。在該實(shí)施例中的被測(cè)試電路系統(tǒng)207包括多個(gè)組合邏輯塊，在這些組合邏輯塊中示出了示例塊208、210和212。組合邏輯塊被說明性地布置于主輸入214與主輸出216之間，并且通過掃描鏈204使其彼此分離。組合邏輯塊(例如，208、210和212)可以被看作在此更一般地稱為“附加電路系統(tǒng)”的電路的實(shí)例，該“附加電路系統(tǒng)”使用本發(fā)明的實(shí)施例中的掃描測(cè)試電路系統(tǒng)進(jìn)行測(cè)試。舉例來(lái)說，此類塊可以代表不同的集成電路內(nèi)核(integrated circuit core)的某些部分，例如，在硬盤驅(qū)動(dòng)器(HDD)控制器應(yīng)用中的片上系統(tǒng)(SOC)集成電路的各個(gè)讀通道和附加的內(nèi)核。解壓器200接收來(lái)自測(cè)試器102的壓縮掃描數(shù)據(jù)并且解壓縮該掃描數(shù)據(jù)，以在掃描鏈204被配置為掃描移位操作模式中的相應(yīng)串行移位寄存器時(shí)生成被移入掃描鏈204中的掃描測(cè)試輸入數(shù)據(jù)。壓縮器202同樣在掃描鏈204被配置為掃描移位操作模式中的相應(yīng)串行移位寄存器時(shí)接收被移出掃描鏈204的掃描測(cè)試輸出數(shù)據(jù),并且壓縮該掃描測(cè)試輸出數(shù)據(jù)以將其傳遞回到測(cè)試器102。關(guān)于掃描壓縮元件(例如，解壓器200和壓縮器202)的操作的更多細(xì)節(jié)可以參見以上所引用的美國(guó)專利No. 7，831，876。再者，在其他實(shí)施例中可以去除掃描壓縮元件(例如，解壓器200和壓縮器202)。在圖2的說明性實(shí)施例中的掃描單元206被有利地配置為低功率且面積優(yōu)化的掃描単元，該掃描単元能夠在掃描移位操作模式中可控地禁用它們的功能數(shù)據(jù)輸出，以及在功能操作模式中可控地禁用它們的掃描輸出。通過消除否則會(huì)在這些模式中發(fā)生在集成電路104中由掃描單元的對(duì)應(yīng)的掃描和功能數(shù)據(jù)輸出所驅(qū)動(dòng)的部分中的不必要的邏輯轉(zhuǎn)換，該布置為集成電路104在掃描移位模式和功能操作模式中提供了降低的功率消耗。顯然，這種所希望的功能是在沒有顯著增加掃描單元自身的功率或面積要求的情況下實(shí)現(xiàn)的。例如，掃描單元206不需要附加的觸發(fā)器或信號(hào)端ロ來(lái)實(shí)現(xiàn)可控制的輸出禁用功能，它們也沒有由于該功能而顯示出顯著的附加的時(shí)序依賴性。 圖3示出了在說明性的實(shí)施例中一個(gè)給定掃描單元206-i。在該實(shí)施例中的掃描單元包括復(fù)用器300、觸發(fā)器302、第一和第二三態(tài)緩沖器304-1和304-2，以及反相器305。掃描單元206-i具有功能數(shù)據(jù)輸入(D)、掃描輸入(SI)、掃描使能輸入(SE)、功能數(shù)據(jù)輸出(Q)、掃描輸出(S0)、復(fù)位輸入(RST)和時(shí)鐘輸入(CLK)。掃描單兀的復(fù)位和時(shí)鐘輸入與觸發(fā)器302的對(duì)應(yīng)輸入耦接。觸發(fā)器302同樣具有標(biāo)記為D的數(shù)據(jù)輸入以及標(biāo)記為Q的數(shù)據(jù)輸出，但它們應(yīng)當(dāng)與掃描單元自身的對(duì)應(yīng)的功能數(shù)據(jù)輸入D和功能數(shù)據(jù)輸出Q相區(qū)分。復(fù)用器300具有與掃描單元的功能數(shù)據(jù)輸入D耦接的第一輸入310、與掃描單元的掃描輸入SI耦接的第二輸入312，以及與掃描單元的掃描使能輸入SE耦接的選擇線314。作為說明，觸發(fā)器302在本實(shí)施例中是可復(fù)位的D型觸發(fā)器，但在其他實(shí)施例中可以使用其他類型的觸發(fā)器。觸發(fā)器302的數(shù)據(jù)輸入D與復(fù)用器300的輸出315耦接。觸發(fā)器302的數(shù)據(jù)輸出Q與相應(yīng)的三態(tài)緩沖器304-1和304-2的輸入耦接。第一和第二三態(tài)緩沖器304-1和304-2以及反相器305可以被共同看作在此更ー般地稱為掃描単元的“輸出控制電路系統(tǒng)”的電路的實(shí)例。該輸出控制電路系統(tǒng)通常被配置成在掃描移位操作模式中禁用掃描単元206-i的功能數(shù)據(jù)輸出Q，以及在功能操作模式中禁用掃描単元206-i的掃描輸出S0。術(shù)語(yǔ)“禁用”在本文中要作廣泛的解釋，并且將一般地覆蓋其中在某些條件下代替性地防止否則會(huì)在對(duì)應(yīng)的輸出中出現(xiàn)的邏輯電平轉(zhuǎn)換的布置。在該實(shí)施例中將假定，施加于掃描單元的掃描使能輸入SE的掃描使能信號(hào)在集成電路104處于掃描移位操作模式中時(shí)處于邏輯“I”的電平，而在集成電路104處于功能操作模式中時(shí)處于邏輯“O”的電平。在其他實(shí)施例中可以使用其他類型的操作模式和掃描使能信號(hào)以及操作模式和掃描使能信號(hào)的組合。在該實(shí)施例中的輸出控制電路系統(tǒng)耦接于觸發(fā)器302的數(shù)據(jù)輸出Q與掃描單元的功能數(shù)據(jù)及掃描輸出Q和SO之間，并且操作性地響應(yīng)于施加給掃描單元的掃描使能輸入SE的掃描使能信號(hào)。更具體地，輸出控制電路系統(tǒng)可操作用于響應(yīng)于掃描使能信號(hào)處于第一二值邏輯電平(在該實(shí)施例中為邏輯“I”的電平)而禁用掃描單元的功能數(shù)據(jù)輸出Q并啟用掃描單兀的掃描輸出so,以及響應(yīng)于掃描使能信號(hào)處于第二ニ值邏輯電平(在該實(shí)施例中為邏輯“O”的電平)而禁用掃描單元的掃描輸出SO并啟用掃描單元的功能數(shù)據(jù)輸出Q0為了實(shí)現(xiàn)該功能，將掃描使能信號(hào)施加于第二三態(tài)緩沖器304-2的控制輸入，并且將由反相器305根據(jù)掃描使能信號(hào)生成的掃描使能信號(hào)的互補(bǔ)版本(complementedversion)施加于第一三態(tài)緩沖器304-1的控制輸入。結(jié)果，在功能模式中，掃描單元的掃描輸出SO是三態(tài)的，由此防止功能轉(zhuǎn)換傳播到集成電路中由掃描輸出SO所驅(qū)動(dòng)的部分中。類似地，在掃描移位操作模式中，掃描單元的功能數(shù)據(jù)輸出Q是三態(tài)的，由此防止掃描轉(zhuǎn)換傳播到集成電路中由功能數(shù)據(jù)輸出所驅(qū)動(dòng)的部分中。雖然在圖3中僅示出了單個(gè)掃描單元206-i，但是可以假定，在圖2的掃描測(cè)試電路系統(tǒng)中的掃描鏈204的其他掃描單兀206各自以基本上相同的方式來(lái)配置。作為選擇，不同類型的掃描單兀可以用于不同的掃描鏈中，或者用于同一掃描鏈中。如上所指出，按圖3所示的方式配置的掃描單元206-i的優(yōu)點(diǎn)在于它消除了否則會(huì)在掃描移位操作模式和功能操作模式中在被測(cè)試電路系統(tǒng)207中由掃描單兀的對(duì)應(yīng)的掃描和功能數(shù)據(jù)輸出所驅(qū)動(dòng)的部分中發(fā)生不必要的邏輯轉(zhuǎn)換。此類轉(zhuǎn)換能夠在掃描移位操作中發(fā)生在集成電路中由掃描單元的Q輸出所驅(qū)動(dòng)的部分中，以及在功能操作模式中發(fā)生在集成電路中由掃描單元的SO輸出所驅(qū)動(dòng)的部分中。因而，該掃描単元配置降低了集成電 路104在掃描移位和功能操作模式中的功率消耗，且沒有過度地増加為實(shí)現(xiàn)掃描單元所需的電路面積或者掃描測(cè)試電路系統(tǒng)的時(shí)序復(fù)雜性。圖3所示的那種類型的掃描單元可以通過修改來(lái)自集成電路設(shè)計(jì)庫(kù)中的標(biāo)準(zhǔn)掃描單元而生成，以結(jié)合采用圍繞標(biāo)準(zhǔn)単元的覆蓋物(wrapper)的形式的輸出控制電路系統(tǒng)。這能夠在不需要修改標(biāo)準(zhǔn)單元的任何內(nèi)部信號(hào)或時(shí)序特征的情況下，并且在沒有對(duì)標(biāo)準(zhǔn)單元增加端ロ、額外的觸發(fā)器或其他內(nèi)部電路系統(tǒng)的情況下實(shí)現(xiàn)。容納輸出控制電路系統(tǒng)所需的附加的電路面積是最小化的。應(yīng)當(dāng)指出，在其他的實(shí)施例中可以使用其他類型的掃描單元和輸出控制電路系統(tǒng)。圖4示出了根據(jù)本發(fā)明的另ー種說明性實(shí)施例來(lái)配置的掃描單元206-i的實(shí)例。在該實(shí)施例中，掃描單元包括復(fù)用器300和觸發(fā)器302，并且具有與圖3的實(shí)施例相同的輸入和輸出。但是，在該實(shí)施例中，輸出控制電路系統(tǒng)包括第一對(duì)MOS門400和第二對(duì)MOS門402。第一對(duì)MOS門400更具體地包括第一 PMOS晶體管Pl和第一 NMOS晶體管NI，該第一 PMOS晶體管Pl的柵極耦接至掃描單元的掃描使能輸SE，其源極耦接至觸發(fā)器302的數(shù)據(jù)輸出Q，以及其漏極耦接至掃描單元的功能數(shù)據(jù)輸出Q，該第一 NMOS晶體管NI的柵極耦接至掃描單元的掃描使能輸入SE，其漏極耦接至高電源電位VDD，以及其源極耦接至掃描單元的功能數(shù)據(jù)輸出Q。第二對(duì)MOS門402更具體地包括第PMOS晶體管P2和第二 NMOS晶體管N2，該第PMOS晶體管P2的柵極耦接至掃描單元的掃描使能輸SE，其源極耦接至掃描單元的掃描輸出S0，以及其漏極耦接至低電源電位(在該實(shí)施例中說明性地為地電位)，該第NMOS晶體管N2的柵極耦接至掃描單元的掃描使能輸入SE，其源極耦接至掃描單元的掃描輸出S0，以及其漏極耦接至觸發(fā)器的數(shù)據(jù)輸出Q。在該實(shí)施例中，當(dāng)施加于掃描單元206-i的掃描使能輸SE的掃描使能信號(hào)處于邏輯“I”的電平時(shí)，第一和第PMOS晶體管Pl和P2被關(guān)斷并且第一和第NMOS晶體管NI和N2被導(dǎo)通，使得掃描單元的功能數(shù)據(jù)輸出Q通過經(jīng)由第一 PMOS晶體管Pl與觸發(fā)器輸出Q斷開連接而禁用，以及掃描單元的掃描輸出SO通過經(jīng)由第二 NMOS晶體管N2與觸發(fā)器輸出Q連接而啟用。當(dāng)施加于掃描単元的掃描使能輸入SE的掃描使能信號(hào)處于邏輯“O”的電平時(shí)，第一和第二 PMOS晶體管Pl和P2被導(dǎo)通并且第一和第二 NMOS晶體管NI和N2被關(guān)斷，使得掃描單元的功能數(shù)據(jù)輸出Q通過經(jīng)由第一PMOS晶體管Pl與觸發(fā)器輸出Q連接而啟用，以及掃描單元的掃描輸出SO通過經(jīng)由第二 NMOS晶體管N2與觸發(fā)器輸出Q斷開連接而禁用。
還應(yīng)當(dāng)指出，圖4的實(shí)施例所使用的MOS門的特定布置僅作為示例而給出，并且其他實(shí)施例可以使用不同的電路系統(tǒng)布置來(lái)實(shí)現(xiàn)所期望的功能。例如，可以配置類似的布置，在該布置中NMOS門被PMOS門代替，反之亦然，并適當(dāng)調(diào)整信號(hào)極性。圖5示出了與圖4的實(shí)施例基本上等效的實(shí)現(xiàn)方式。在該實(shí)現(xiàn)方式中，輸出控制電路系統(tǒng)包括邏輯門500，該邏輯門500具有與觸發(fā)器202的Q輸出耦接的第一輸入，與掃描単元的掃描使能輸入SE耦接的第二輸入，與掃描單元的功能數(shù)據(jù)輸出Q耦接的第一輸出以及與掃描單元的掃描輸出SO耦接的第二輸出。作為說明，邏輯門500在本實(shí)施例中為與非門，但在其他實(shí)施例中能夠使用其他類型和布置的邏輯門。如上所提及的，低功率且面積優(yōu)化的掃描單元(例如，圖3-5所示出的那些掃描單元)能夠在掃描移位操作模式和功能操作模式中顯著地降低集成電路的功率消耗，而沒有不利地影響掃描測(cè)試電路系統(tǒng)的信號(hào)發(fā)送和時(shí)序。現(xiàn)有的掃描觸發(fā)器或其他類型的掃描單元能夠容易地用低功率且面積優(yōu)化的掃描單元來(lái)代替，而掃描測(cè)試功能沒有任何改變。
在圖I的測(cè)試系統(tǒng)100中的測(cè)試器102不需要采用任何特定的形式。在圖6中示出了ー種可能的實(shí)例，在該實(shí)例中測(cè)試器602包括負(fù)載板604,在該負(fù)載板604中將使用本文所公開的技術(shù)進(jìn)行掃描測(cè)試的集成電路605被安裝于負(fù)載板604的中心部分606中。測(cè)試器602還可以包括用于執(zhí)行所存儲(chǔ)的計(jì)算機(jī)代碼的處理器和存儲(chǔ)器元件，但此類元件沒有明確示出于附圖中。眾多另選的測(cè)試器可以用來(lái)執(zhí)行如在此所公開的集成電路的掃描測(cè)試。用于在集成電路設(shè)計(jì)的掃描測(cè)試電路系統(tǒng)中形成掃描鏈的掃描單元的插入可以在圖7所示類型的處理系統(tǒng)700中執(zhí)行。該處理系統(tǒng)被配置成用于設(shè)計(jì)諸如集成電路104那樣的集成電路，以包括掃描測(cè)試電路系統(tǒng)106。處理系統(tǒng)700包括與存儲(chǔ)器704耦接的處理器702。同樣與處理器702耦接的是用于允許處理系統(tǒng)通過一種或多種網(wǎng)絡(luò)與其他系統(tǒng)和裝置通信的網(wǎng)絡(luò)接ロ 706。因此，網(wǎng)絡(luò)接ロ 706可以包括一個(gè)或多個(gè)收發(fā)器。處理器702實(shí)現(xiàn)掃描模塊710，以便結(jié)合使用集成電路設(shè)計(jì)軟件716按照在此所公開的方式以掃描單元714來(lái)補(bǔ)充內(nèi)核設(shè)計(jì)712。元件(例如，710、712、714和716)至少部分地以存儲(chǔ)于存儲(chǔ)器704中并由處理器702執(zhí)行的軟件的形式來(lái)實(shí)現(xiàn)。例如，存儲(chǔ)器704可以存儲(chǔ)由處理器702執(zhí)行以實(shí)現(xiàn)在總的集成電路設(shè)計(jì)處理中模塊710的特定的掃描單元插入功能的程序代碼。存儲(chǔ)器704是在此更一般地稱為計(jì)算機(jī)可讀介質(zhì)或其他類型的計(jì)算機(jī)程序產(chǎn)品的實(shí)例，其內(nèi)包含了計(jì)算機(jī)程序代碼，并且可以包括以下的任意組合，例如，電子存儲(chǔ)器(如RAM或ROM)、磁存儲(chǔ)器、光存儲(chǔ)器或其他類型的存儲(chǔ)器件。處理器702可以包括微處理器、CPU、ASIC、FPGA或其他類型的處理器件，以及此類器件的某些部分或組合。如以上所指出的，本發(fā)明的實(shí)施例可以用集成電路的方式來(lái)實(shí)現(xiàn)。在給出的集成電路實(shí)現(xiàn)方式中，相同的管芯典型地以重復(fù)的方式形成于半導(dǎo)體晶片的表面之上。每個(gè)管芯包括在此所描述的掃描測(cè)試電路系統(tǒng)，并且可以包括其他的結(jié)構(gòu)或電路。單個(gè)管芯被從晶片中切割或分割出(dice)，然后被封裝為集成電路。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)知道如何分割晶片以及封裝管芯以產(chǎn)生集成電路。這樣制造的集成電路被認(rèn)為是本發(fā)明的一部分。再者，應(yīng)當(dāng)強(qiáng)調(diào)的是，在此所描述的本發(fā)明的實(shí)施例希望僅為說明性的。例如，本發(fā)明能夠使用眾多其他類型的掃描測(cè)試電路系統(tǒng)來(lái)實(shí)現(xiàn)，與前面結(jié)合說明性的實(shí)施例來(lái)描述的那些相比，該掃描 測(cè)試電路系統(tǒng)具有不同類型和布置的掃描器件、門及其他電路元件。在所附權(quán)利要求的范圍中的這些及眾多的其他可另選實(shí)施例對(duì)本領(lǐng)域技術(shù)人員而言將是更顯而易見的。
權(quán)利要求
1.一種集成電路，包括 掃描測(cè)試電路系統(tǒng)；以及 利用所述掃描測(cè)試電路系統(tǒng)進(jìn)行測(cè)試的附加電路系統(tǒng)； 所述掃描測(cè)試電路系統(tǒng)包括具有多個(gè)掃描単元的至少一條掃描鏈，所述掃描鏈被配置成在掃描移位操作模式中作為串行移位寄存器來(lái)操作，以及在功能操作模式中捕獲來(lái)自至少所述附加電路系統(tǒng)的一部分的功能數(shù)據(jù)； 其中至少所述掃描鏈中的給定的掃描單元包括配置成在所述掃描移位操作模式中禁用所述掃描単元的功能數(shù)據(jù)輸出以及在所述功能操作模式中禁用所述掃描単元的掃描輸出的輸出控制電路系統(tǒng)。
2.根據(jù)權(quán)利要求I所述的集成電路，其中所述給定的掃描單元還包括 功能數(shù)據(jù)輸入； 掃描輸入； 掃描使能輸入； 復(fù)用器，具有與所述功能數(shù)據(jù)輸入耦接的第一輸入，與所述掃描輸入耦接的第二輸入，以及與所述掃描使能輸入耦接的選擇線；以及 觸發(fā)器，具有與所述復(fù)用器的輸出耦接的輸入； 所述輸出控制電路系統(tǒng)耦接于所述觸發(fā)器的輸出與所述掃描単元的所述功能數(shù)據(jù)輸出和掃描輸出之間。
3.根據(jù)權(quán)利要求I所述的集成電路，其中所述輸出控制電路系統(tǒng)可操作用于響應(yīng)于掃描使能信號(hào)處于第一ニ值邏輯電平而禁用所述掃描単元的所述功能數(shù)據(jù)輸出并啟用所述掃描單元的所述掃描輸出，以及響應(yīng)于所述掃描使能信號(hào)處于第二ニ值邏輯電平而禁用所述掃描単元的所述掃描輸出并啟用所述掃描単元的所述功能數(shù)據(jù)輸出。
4.根據(jù)權(quán)利要求2所述的集成電路，其中所述輸出控制電路系統(tǒng)包括 第一三態(tài)緩沖器，耦接于所述觸發(fā)器的輸出與所述掃描単元的所述功能數(shù)據(jù)輸出之間；以及 第二三態(tài)緩沖器，耦接于所述觸發(fā)器的輸出與所述掃描単元的所述掃描輸出之間； 其中掃描使能信號(hào)被施加于所述第一三態(tài)緩沖器和所述第二三態(tài)緩沖器中的ー個(gè)的控制輸入，并且所述掃描使能信號(hào)的互補(bǔ)版本被施加于所述第一三態(tài)緩沖器和所述第二三態(tài)緩沖器中的另ー個(gè)的控制輸入。
5.根據(jù)權(quán)利要求2所述的集成電路，其中所述輸出控制電路系統(tǒng)包括 第一 PMOS晶體管，其柵極耦接至所述掃描使能輸入，其源極耦接至所述觸發(fā)器的輸出，以及其漏極耦接至所述掃描単元的所述功能數(shù)據(jù)輸出； 第一 NMOS晶體管，其柵極耦接至所述掃描使能輸入，其漏極耦接至高電源電位，以及其源極耦接至所述掃描単元的所述功能數(shù)據(jù)輸出； 第二 PMOS晶體管，其柵極耦接至所述掃描使能輸入，其源極耦接至所述掃描単元的所述掃描輸出，以及其漏極耦接至低電源電位；以及 第二 NMOS晶體管，其柵極耦接至所述掃描使能輸入，其源極耦接至所述掃描単元的所述掃描輸出，以及其漏極耦接至所述觸發(fā)器的輸出。
6.根據(jù)權(quán)利要求5所述的集成電路,其中響應(yīng)于施加于所述掃描單兀的所述掃描使能輸入的掃描使能信號(hào)處于邏輯高電平，所述第一和第二 PMOS晶體管被關(guān)斷并且所述第一和第二 NMOS晶體管被導(dǎo)通，使得所述掃描単元的所述功能數(shù)據(jù)輸出通過經(jīng)由所述第一PMOS晶體管與所述觸發(fā)器的輸出斷開連接而禁用，以及所述掃描単元的所述掃描輸出通過經(jīng)由所述第二 NMOS晶體管與所述觸發(fā)器的輸出連接而啟用。
7.根據(jù)權(quán)利要求5所述的集成電路，其中響應(yīng)于施加于所述掃描單元的所述掃描使能輸入的掃描使能信號(hào)處于邏輯低電平，所述第一和第二 PMOS晶體管被導(dǎo)通并且所述第一和第二 NMOS晶體管被關(guān)斷，使得所述掃描単元的所述功能數(shù)據(jù)輸出通過經(jīng)由所述第一PMOS晶體管與所述觸發(fā)器的輸出連接而啟用，以及所述掃描単元的所述掃描輸出通過經(jīng)由所述第二 NMOS晶體管與所述觸發(fā)器的輸出斷開連接而禁用。
8.根據(jù)權(quán)利要求2所述的集成電路，其中所述輸出控制電路系統(tǒng)包括邏輯門，所述邏輯門具有與所述觸發(fā)器的輸出耦接的第一輸入，與所述掃描単元的所述掃描使能輸入耦接的第二輸入，與所述掃描単元的所述功能數(shù)據(jù)輸出耦接的第一輸出以及與所述掃描単元的所述掃描輸出耦接的第二輸出。
9.ー種掃描測(cè)試集成電路的方法,包括 提供包括具有多個(gè)掃描単元的至少一條掃描鏈的掃描測(cè)試電路系統(tǒng)，所述掃描鏈被配置成在掃描移位操作模式中作為串行移位寄存器來(lái)操作，以及在功能操作模式中捕獲來(lái)自至少所述集成電路的附加電路系統(tǒng)的一部分的功能數(shù)據(jù)； 在所述掃描移位操作模式中禁用至少所述掃描單元中的給定的掃描單元的功能數(shù)據(jù)輸出；以及 在所述功能操作模式中禁用所述給定的掃描單元的掃描輸出。
10.一種處理系統(tǒng)，包括 處理器；以及 存儲(chǔ)器，與所述處理器耦接并且被配置成存儲(chǔ)表征集成電路設(shè)計(jì)的信息； 其中所述處理系統(tǒng)被配置成在所述集成電路設(shè)計(jì)中提供包括具有多個(gè)掃描単元的至少一條掃描鏈的掃描測(cè)試電路系統(tǒng)，所述掃描鏈被配置成在掃描移位操作模式中作為串行移位寄存器來(lái)操作，以及在功能操作模式中捕獲來(lái)自至少所述集成電路的附加電路系統(tǒng)的一部分的功能數(shù)據(jù)； 其中至少所述掃描鏈中的給定的掃描單元包括配置成在所述掃描移位操作模式中禁用所述掃描単元的功能數(shù)據(jù)輸出以及在所述功能操作模式中禁用所述掃描単元的掃描輸出的輸出控制電路系統(tǒng)。
全文摘要
本發(fā)明涉及用于集成電路測(cè)試的低功率且面積優(yōu)化的掃描單元。一種集成電路包括掃描測(cè)試電路系統(tǒng)以及使用該掃描測(cè)試電路系統(tǒng)來(lái)進(jìn)行測(cè)試的附加電路系統(tǒng)。掃描測(cè)試電路系統(tǒng)包括具有多個(gè)掃描單元的至少一條掃描鏈，該掃描鏈被配置成在掃描移位操作模式中作為串行移位寄存器來(lái)操作，以及在功能操作模式中捕獲來(lái)自附加電路系統(tǒng)的至少一部分的功能數(shù)據(jù)。至少掃描鏈的掃描單元中的給定的掃描單元包括配置成在掃描移位操作模式中禁用掃描單元的功能數(shù)據(jù)輸出以及在功能操作模式中禁用掃描單元的掃描輸出的輸出控制電路系統(tǒng)。
文檔編號(hào)G01R31/3185GK102692599SQ20111041567
公開日2012年9月26日 申請(qǐng)日期2011年12月13日 優(yōu)先權(quán)日2011年3月25日
發(fā)明者P·克里施納莫斯, P·庫(kù)瑪, P·邁德哈尼, R·C·泰庫(kù)瑪拉 申請(qǐng)人:Lsi公司