專利名稱：一種對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置的制作方法
技術領域：
本發(fā)明涉及數(shù)字信號處理器技術領域，尤其涉及一種對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置。
背景技術：
目前，數(shù)字信號處理器在空間應用時易受到單粒子翻轉效應的影響，且隨著半導體器件的發(fā)展，單粒子翻轉的影響不斷增強。在空間應用中，當具有足夠轉移能量的帶電粒子擊中芯片時，就可能發(fā)生單粒子翻轉，單粒子翻轉能產生潛在的嚴重后果，包括信息丟失和功能失效，進而引發(fā)系統(tǒng)故障。因此，器件及其設計的抗單粒子翻轉能力成為空間應用的研究熱點。舉例來說，以半導體器件現(xiàn)場可編程門陣列FPGA (Field ProgrammabIe Gate Array)為例，由于FPGA具有信息密度大、性能高、開發(fā)成本較低的特性，應用的越來越廣泛。尤其是基于靜態(tài)隨機訪問存儲器SRAM (Static Random Access Memory)的FPGA，可以反復重配置，使得在非常短的時間內現(xiàn)場定制任意多次成為可能。但是基于SRAM型的FPGA 對單粒子翻轉效應十分敏感，如何評測FPGA本身的抗單粒子翻轉能力成為了近年來的研
J Li ^^ ； ^^ ο為了在地面上模擬空間中的單粒子翻轉效應，主要采用輻射模擬(包括重離子輻射、質子注入等方法)和故障注入模擬的方法。這兩種方法進行單粒子翻轉效應模擬實驗都需要搭建一個包含控制器及被測芯片的完善平臺，但現(xiàn)有技術方案中并沒有完善的對單粒子翻轉效應進行模擬的裝置和平臺，從而無法有效的對半導體器件的抗單粒子翻轉能力進行評測。

發(fā)明內容
本發(fā)明的目的是提供一種對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置，該裝置以SRAM型FPGA作為模擬的被測芯片和控制器，從而實現(xiàn)單粒子翻轉的輻射模擬和故障注入模擬，并且功能完善，能有效的對半導體器件的抗單粒子翻轉能力進行評測。本發(fā)明的目的是通過以下技術方案實現(xiàn)的—種對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置，所述裝置包括模擬核心模塊，包括作為模擬控制器的現(xiàn)場可編程門陣列FPGA及其可編程只讀存儲器PROM芯片，用來插拔所述被測芯片F(xiàn)PGA及其PROM的插座；所述模擬控制器，用于通過軟件編程實現(xiàn)對所述插座上所插的被測芯片F(xiàn)PGA的回讀和重配置，并在所述被測芯片F(xiàn)PGA運行過程中，對所述被測芯片F(xiàn)PGA的配置數(shù)據(jù)按照需要注入的故障類型進行修改，將修改后的配置數(shù)據(jù)動態(tài)重配置到所述被測芯片F(xiàn)PGA中，實現(xiàn)對所述被測芯片F(xiàn)PGA的單粒子翻轉效應模擬。所述裝置還包括供電限流模塊，具體由協(xié)議轉換芯片、限流開關，及兩片電源轉換芯片組成，其中所述協(xié)議轉換芯片傳遞上位機上電控制信號，通過所述限流開關控制所述兩片電源轉換芯片的上電，并由所述兩片電源轉換芯片來控制所述模擬控制器FPGA及其PROM芯片的上電。所述裝置還包括時鐘模塊，用于分別提供對應FPGA芯片的時鐘，所述模擬控制器FPGA外連接晶振，且所述被測芯片F(xiàn)PGA外接晶振，所述晶振的輸出頻率均為20MHZ。所述裝置還包括溫度檢測模塊，包含三片溫度傳感芯片，用于將三個位置的溫度傳輸給所述模擬控制器FPGA。所述裝置還包括通信模塊，具體包含協(xié)議轉換芯片，該協(xié)議轉換芯片按照串行通信協(xié)議對所述模擬控制器FPGA與上位機之間的通訊進行控制。由上述本發(fā)明提供的技術方案可以看出，所述裝置包括模擬核心模塊，具體包括作為模擬控制器的FPGA及其PROM芯片，用來插拔所述被測芯片F(xiàn)PGA及其PROM的插座； 所述模擬控制器用于通過軟件編程實現(xiàn)對所述插座上所插的被測芯片F(xiàn)PGA的回讀和重配置，并在所述被測芯片F(xiàn)PGA運行過程中，對所述被測芯片F(xiàn)PGA的配置數(shù)據(jù)按照需要注入的故障類型進行修改，將修改后的配置數(shù)據(jù)動態(tài)重配置到所述被測芯片F(xiàn)PGA中，實現(xiàn)對所述被測芯片F(xiàn)PGA的單粒子翻轉效應模擬。該裝置以SRAM型FPGA作為模擬的被測芯片和控制器，從而實現(xiàn)單粒子翻轉的輻射模擬和故障注入模擬，并且功能完善，能有效的對半導體器件的抗單粒子翻轉能力進行評測。


為了更清楚地說明本發(fā)明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域的普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他附圖。圖1為本發(fā)明實施例所提供的對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置的結構示意圖；圖2為本發(fā)明實施例所舉具體實例中對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置的電路結構示意圖。
具體實施例方式下面結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明的保護范圍。下面將結合附圖對本發(fā)明實施例作進一步地詳細描述，如圖1為本發(fā)明實施例所提供的對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置的結構示意圖，在本發(fā)明實施例中，由于FPGA的可現(xiàn)場編程性，使得其可以作為原型機來模擬其他的數(shù)字信號處理器，本發(fā)明實施例采用基于SRAM型的FPGA作為模擬器件，當然本領域技術人員能夠利用的其他可編程性半導體器件也是可以實現(xiàn)的。圖1中包括模擬核心模塊，包括作為模擬控制器的現(xiàn)場可編程門陣列FPGA及其可編程只讀存儲器PROM芯片，用來插拔所述被測芯片F(xiàn)PGA及其可編程只讀存儲器PROM (Programmable Read-Only Memory)的插座；所述模擬控制器通過軟件編程實現(xiàn)對所述插座上所插的被測芯片F(xiàn)PGA的回讀和重配置，并在所述被測芯片F(xiàn)PGA運行過程中，對所述被測芯片F(xiàn)PGA的配置數(shù)據(jù)按照需要注入的故障類型進行修改，將修改后的配置數(shù)據(jù)動態(tài)重配置到所述被測芯片F(xiàn)PGA中，實現(xiàn)對所述被測芯片F(xiàn)PGA的單粒子翻轉效應模擬。另外，所述裝置還包括供電限流模塊，具體由協(xié)議轉換芯片、限流開關，及兩片電源轉換芯片組成，其中所述協(xié)議轉換芯片傳遞上位機上電控制信號，通過所述限流開關控制所述兩片電源轉換芯片的上電，并由所述兩片電源轉換芯片來控制所述模擬控制器FPGA 及其PROM芯片的上電。時鐘模塊，用于分別提供對應FPGA芯片的時鐘，所述模擬控制器FPGA外連接晶振，且所述被測芯片F(xiàn)PGA外接晶振，所述晶振的輸出頻率均為20MHZ。溫度檢測模塊，包含三片溫度傳感芯片，用于將三個位置的溫度傳輸給所述模擬控制器FPGA。通信模塊，具體包含協(xié)議轉換芯片，該協(xié)議轉換芯片按照串行通信協(xié)議對所述模擬控制器FPGA與上位機之間的通訊進行控制。下面以具體的實施例來進行說明，如圖2所示為本發(fā)明實施例所舉具體實例中對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置的電路結構示意圖，圖2中的模擬核心模塊包括作為模擬控制器的FPGA (D4)及其可編程只讀存儲器PROM (Programmable Read-Only Memory)(圖中D3)芯片；用來插拔被測芯片F(xiàn)PGA及其PROM芯片的插座D8及 D9，這里D8和D9為插座，是用來插拔被測芯片F(xiàn)PGA及其PROM芯片的，在以下的描述中，可以用D8和D9代表插座；用被測FPGA及其PROM來代表該插座上要插的被測芯片。 模擬控制器的FPGA (D4)通過軟件編程實現(xiàn)對所述插座D8上所插的被測芯片F(xiàn)PGA 的回讀和重配置，并在所述被測芯片F(xiàn)PGA運行過程中，對所述被測芯片F(xiàn)PGA的配置數(shù)據(jù)按照需要注入的故障類型進行修改，再將修改后的配置數(shù)據(jù)動態(tài)重配置到所述被測芯片F(xiàn)PGA 中，實現(xiàn)對所述被測芯片F(xiàn)PGA的單粒子翻轉效應模擬。在布線連接關系方面所述模擬控制器的FPGA (D4)，PROM (D3)芯片，插座D8，插座 D9 的 JTAG(Joint Test Action Group)管腳 TCK (Test Clock) ,TMS (Test Mode Select)相連到JTAG插針排Xl ；TDI (Test Data In)和TDO (Test Data Out)相互間通過插針相連，連接方式為D9-D3-D4-D8，JTAG插針排外需接JTAG驅動。所述模擬控制器的FPGA (D4)及其PROM(D3)芯片之間串行與klectMap配置管腳互連，通過配置模式選擇管腳接插針來選擇不同的配置模式；所述被測芯片F(xiàn)PGA的串行與klectMap配置管腳和所述模擬控制器的FPGA(D4) 相連，所述模擬控制器的FPGA (D4)和所述被測芯片F(xiàn)PGA的PROM的串行與klectMap配置管腳相連，且相應的配置管腳上接有對應的上拉電阻，通過配置模式選擇管腳接插針來選擇不同的配置模式。另外，該裝置還包括供電限流模塊，由一片協(xié)議轉換芯片D1，一片限流開關N4，及兩片電源轉換芯片V2和Vl組成，其中所述協(xié)議轉換芯片Dl傳遞上位機上電控制信號，通過所述限流開關N4控制所述兩片電源轉換芯片Vl和V2的上電；所述FPGA (D4)及其PROM (D3)芯片的上電直接由所述兩片電源轉換芯片控制；通過限流開關N3及MOSFET晶體管Q3組成上電控制電路來控制D8和D9上所插的被測FPGA及其PROM的上電。具體來說，限流開關N3和MOSFET管Q3負責插座D9的3. 3V 供電，限流開關附和MOSFET管Ql負責插座D8的3. 3V供電，限流開關N2和MOSFET管Q2 負責插座D8的1. 5V供電。另外，在具體實現(xiàn)過程中，所述裝置還包括時鐘模塊，用于分別提供對應FPGA芯片的時鐘，其中模擬控制器的FPGA (D4)外連接晶振Gl，插座D8外接晶振G2，晶振輸出頻率均為20MHZ。所述裝置還包括溫度檢測模塊，其中該溫度檢測模塊包含三片溫度傳感芯片D7，D10，D11，用于將三個位置的溫度傳輸給模擬控制器的FPGA (D4)。所述裝置還包括通信模塊，該通信模塊包含四片協(xié)議轉換芯片Dl，D2，D5，D12，按 RS422串行通信協(xié)議與上位機通訊。除前面所述的協(xié)議轉換芯片Dl負責上電信號的通訊外，協(xié)議轉換芯片D2，D5，D12均可對控制器FPGA(D4)與上位機的進行通訊控制。在圖1中單粒子翻轉效應模擬裝置的控制器采用XILINX Virtex II系列 FPGA(D4)，主要功能為實現(xiàn)被測芯片(即圖1中在插座D8上的芯片)的上電、配置和回讀控制，與上位機通訊，檢測平臺溫度等功能。該控制器跟被測芯片連接豐富，可根據(jù)用戶實際需要編寫軟件實現(xiàn)對被測芯片的故障注入和重配置控制、回讀數(shù)據(jù)分析等其他功能。該控制器FPGA(D4)的管腳配置情況如下包含56個電源管腳。1個時鐘管腳接接20M晶振Gl提供電路時鐘。3個模式選擇管腳M0，M1，M2連接至插排Jl上可選擇不同的配置模式。4個JTAG配置管腳。15個串行配置管腳。7個測試管腳。3個溫度檢測管腳。6個數(shù)據(jù)通信管腳。沈個連接插座D8和插座D9的配置管腳。50個控制器 FPGA (D4)與插座D8的連接管腳。另外，所述裝置配備的PR0M(D3)芯片負責存儲該控制器FPGA(D4)的配置數(shù)據(jù)。其和控制器FPGA(D4)之間串行與kletMap接口均已連接，可通過控制器的配置模式選擇管腳來選擇配置方式。被測芯片F(xiàn)PGA及其PROM (即插座D8和D9上所插的芯片)在板上配備了插座接口，可以隨時更換。本實施例中，插座(D8和D9)和其上的被測芯片的管腳是一一對應，所說的管腳是插座的管腳，也是插座上所插芯片后的管腳。相應的配置管腳均已連接，被測 PROM的串行配置管腳和kletMap配置管腳與控制器FPGA(D4)的普通管腳相連，被測芯片 FPGA的串行配置管腳和SeletMap配置管腳也與控制器FPGA(D4)的普通管腳相連，其配置方式可通過被測芯片F(xiàn)PGA的配置模式選擇管腳來選擇配置方式，配置數(shù)據(jù)傳輸線路為 D9-D4-D9?？稍诳刂破髦熊浖幊虒崿F(xiàn)被測芯片F(xiàn)PGA的重配置和數(shù)據(jù)回讀。整個裝置可對模擬控制器FPGA (D4)進行相應軟件編程實現(xiàn)被測FPGA芯片重配置和回讀控制，故障注入實現(xiàn)等功能，以實現(xiàn)對所述被測芯片F(xiàn)PGA的單粒子翻轉效應模擬。 具體來說1)供電及限流功能由一片協(xié)議轉換芯片Dl，一片限流開關N4，及兩片電源轉換芯片V2及Vl組成，協(xié)議轉換芯片Dl傳遞上位機上電控制信號，信號發(fā)送給限流開關N4，控制V2和Vl的上電，產生控制器FPGA (D4)及其PROM(D3)需要的3. 3V和1. 5V電壓，直接給控制器FPGA (D4)及其 PROM(D3)供電。通過設定限流開關的限流電阻值，可以設置限定電流值。同時，3. 3V電壓還供給限流保護電路，由控制器FPGA (D4)來控制被測芯片F(xiàn)PGA及其I3ROM的供電；2)單粒子閂鎖(SEL)檢測及限流保護功能 限流開關及MOSFET管組成上電控制電路控制被測芯片F(xiàn)PGA及其PROM的上電，其中限流開關N3和MOSFET管Q3負責插座D9的3. 3V供電，限流開關附和MOSFET管Ql負責插座D8的3. 3V供電，限流開關N2和MOSFET管Q2負責插座D8的1. 5V供電；發(fā)生SEL時，對于整個器件而言，電流會增大。因此SEL判據(jù)為電流大于規(guī)定值， 則記錄為單粒子鎖定。若通過供電通路的電流超過預定的門限，限流開關會輸出高電平，導致MOSFET截止，負載供電電路被切斷。且內部電壓比較器為輸出鎖存型，一旦翻轉，則輸出高電平鎖存，電路斷開狀態(tài)保持。負載斷電后，外部控制電路檢測限流開關輸出為高則可計為被檢測器件出現(xiàn)SEL， 統(tǒng)計一次，進行一段時間的等待后，進行重啟操作，通過外部控制電路對限流開關電路復位，從而實現(xiàn)對負載重新加電。3)通信與遠程控制功能使用協(xié)議轉換芯片，與上位機的通信信號經協(xié)議轉換芯片連接至31芯法蘭，與外傳輸。板上共有四片協(xié)議轉換芯片(D1，D2，D5，D12)，滿足不同的通信要求。除前面所述的協(xié)議轉換芯片Dl負責上電信號通訊外，協(xié)議轉換芯片D2，D5，D12可由用戶在控制器中編程決定其傳輸信號的作用，跟上位機進行控制信號或數(shù)據(jù)的通訊。4)溫度檢測功能板上包含三片溫度傳感芯片(D7，D10，D11)，可以將三個位置的溫度傳輸給控制器 FPGA(D4)，進行溫度實時檢測/監(jiān)控，防止試驗過程中器件過熱。綜上所述，本裝置方便實現(xiàn)FPGA的重配置和回讀，用戶在此裝置上通過設計控制器的軟件程序，可對被測芯片的硬件及軟件防護進行單粒子翻轉輻射模擬和故障注入評測；也可利用FPGA的可編程性來模擬其他數(shù)字信號處理器如反熔絲型FPGA，進行軟件防護設計及其驗證；該裝置設計上具有很大的靈活性，可方便對被測芯片進行更換，多插針的設計使芯片的配置方式更換更加靈活；該裝置控制器及被測芯片間間距合適，方便對被測芯片進行輻射聚集而不影響控制器的工作；該裝置還設計了多種外圍電路，可實現(xiàn)遠程通訊與控制、SEL檢測及限流保護和溫度檢測功能。以上所述，僅為本發(fā)明較佳的具體實施方式
，但本發(fā)明的保護范圍并不局限于此， 任何熟悉本技術領域的技術人員在本發(fā)明披露的技術范圍內，可輕易想到的變化或替換， 都應涵蓋在本發(fā)明的保護范圍之內。因此，本發(fā)明的保護范圍應該以權利要求書的保護范圍為準。
權利要求
1.一種對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置，其特征在于，所述裝置包括模擬核心模塊，包括作為模擬控制器的現(xiàn)場可編程門陣列FPGA及其可編程只讀存儲器PROM芯片，用來插拔所述被測芯片F(xiàn)PGA及其PROM的插座；所述模擬控制器，用于通過軟件編程實現(xiàn)對所述插座上所插的被測芯片F(xiàn)PGA的回讀和重配置，并在所述被測芯片F(xiàn)PGA運行過程中，對所述被測芯片F(xiàn)PGA的配置數(shù)據(jù)按照需要注入的故障類型進行修改，將修改后的配置數(shù)據(jù)動態(tài)重配置到所述被測芯片F(xiàn)PGA中，實現(xiàn)對所述被測芯片F(xiàn)PGA的單粒子翻轉效應模擬。
2.如權利要求1所述的對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置， 其特征在于，所述裝置還包括供電限流模塊，具體由協(xié)議轉換芯片、限流開關，及兩片電源轉換芯片組成，其中所述協(xié)議轉換芯片傳遞上位機上電控制信號，通過所述限流開關控制所述兩片電源轉換芯片的上電，并由所述兩片電源轉換芯片來控制所述模擬控制器FPGA及其PROM芯片的上電。
3.如權利要求1所述的對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置， 其特征在于，所述裝置還包括時鐘模塊，用于分別提供對應FPGA芯片的時鐘，所述模擬控制器FPGA外連接晶振，且所述被測芯片F(xiàn)PGA外接晶振，所述晶振的輸出頻率均為20MHZ。
4.如權利要求1所述的對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置， 其特征在于，所述裝置還包括溫度檢測模塊，包含三片溫度傳感芯片，用于將三個位置的溫度傳輸給所述模擬控制器 FPGA。
5.如權利要求1所述的對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置， 其特征在于，所述裝置還包括通信模塊，具體包含協(xié)議轉換芯片，該協(xié)議轉換芯片按照串行通信協(xié)議對所述模擬控制器FPGA與上位機之間的通訊進行控制。
全文摘要
本發(fā)明公開了一種對空間應用數(shù)字信號處理器進行單粒子翻轉效應模擬的裝置。所述裝置包括模擬核心模塊，具體包括作為模擬控制器的FPGA及其PROM芯片，用來插拔所述被測芯片F(xiàn)PGA及其PROM的插座；所述模擬控制器用于通過軟件編程實現(xiàn)對所述插座上所插的被測芯片F(xiàn)PGA的回讀和重配置，并在所述被測芯片F(xiàn)PGA運行過程中，對所述被測芯片F(xiàn)PGA的配置數(shù)據(jù)按照需要注入的故障類型進行修改，將修改后的配置數(shù)據(jù)動態(tài)重配置到所述被測芯片F(xiàn)PGA中，實現(xiàn)對所述被測芯片F(xiàn)PGA的單粒子翻轉效應模擬。該裝置以SRAM型FPGA作為模擬的被測芯片和控制器，從而實現(xiàn)單粒子翻轉的輻射模擬和故障注入模擬，并且功能完善，能有效的對半導體器件的抗單粒子翻轉能力進行評測。
文檔編號G01R31/26GK102520333SQ20111042013
公開日2012年6月27日 申請日期2011年12月15日 優(yōu)先權日2011年12月15日
發(fā)明者張家銘, 朱明達, 潘雄, 秦姣梅, 鄧燕 申請人:北京航空航天大學