專利名稱：批量制備的3d互連的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及批量制備的3D互連。
背景技術(shù)：
復(fù)雜三維(3D)微機電系統(tǒng)(MEMQ芯片在頂部與底部表面其中之一或二者上可以具有電觸頭。這種MEMS芯片可以包括互連以將芯片的一面(例如頂部)上的觸頭耦接至另一面(例如底部)、或者甚至至邊緣的觸頭。這些互連可用于將MEMS芯片耦接至一面上的一個電路元件(例如將MEMS芯片耦接至電路板或者封裝)以及將MEMS芯片耦接至另一面上的另一個電路元件(例如ASIC)。可以使用穿透晶片通孔(TWV)形成這些互連。TWV 消耗管芯面積，該面積不總是可用的。因此，還可以采用絲網(wǎng)印刷以及直寫方法以在管芯的邊緣上直接印刷出導(dǎo)線以形成互連。在管芯的邊緣上印刷導(dǎo)線幾乎不會使用額外的管芯面積，并且邊緣導(dǎo)線同時被印刷在一個管芯上。

發(fā)明內(nèi)容
在一實例中，提供了制備一個或更多垂直互連的方法。該方法包括圖案化和堆疊多個晶片以形成晶片堆疊。在該晶片堆疊中在晶片堆疊的一個或更多鋸道內(nèi)可以形成多個孔，并且可以將導(dǎo)電材料沉積在該多個孔的側(cè)墻上?？梢匝刂粋€或更多鋸道并且通過該多個孔對該晶片堆疊進行劃片從而使得側(cè)墻上的導(dǎo)電材料在所得到的堆疊管芯的邊緣部
分上暴露。


應(yīng)當明白，圖僅僅用來描述示例性實施例且因而不能理解為限定其范圍，通過使用附圖利用附加特征和細節(jié)來描述示例性實施例，其中圖1是在多個邊緣具有垂直互連的實例三維芯片的透視圖。圖2是批量制備圖1的垂直互連的實例方法的流程圖。圖3A-3E是在圖2的方法內(nèi)的實例階段的透視圖。根據(jù)常用實踐，各種所描述的特征并不是根據(jù)比例來繪制的，而是畫出以強調(diào)與示例性實施例相關(guān)的具體特征。
具體實施例方式在以下的具體描述中，參考形成本具體描述一部分的附圖，且其中借助于說明示出了具體的說明性實施例。但是應(yīng)當理解，可利用其他實施例且可進行邏輯、機械和電性的改變。而且，不認為附圖和說明書中提出的方法限制其中可以執(zhí)行單個步驟的順序。因此不認為以下的具體描述是限制意義的。下面所描述的實施例涉及在三維(3D)芯片的一個或更多邊緣上批量制備一個或更多垂直互連的方法。特別地，可以在晶片級制備垂直互連。在實例中，通過在晶片堆疊的一個或更多鋸道中形成多個孔而形成垂直互連。接著將導(dǎo)電材料沉積在該多個孔的側(cè)墻上。然后將該晶片堆疊進行劃片以分割多個孔從而使得在每個孔中的垂直取向?qū)щ姴牧系囊徊糠衷谙噜徦玫降亩询B管芯的邊緣上。圖1是在多個邊緣上具有垂直互連的實例3D芯片100的透視圖。芯片100由在彼此頂部層疊的多個層構(gòu)成。一層包括由晶片形成的管芯。一個層或?qū)拥慕M合可以包括在其中所制備的一個或更多微機電系統(tǒng)(MEMQ裝置。在實例中，該多個層在其中可以包括多個MEMS陀螺儀以及MEMS加速度計，并且芯片100包括MEMS慣性測量單元(IMU)。在特定實例中，該多個層可以包括取向以感測三個正交旋轉(zhuǎn)軸的至少三個MEMS陀螺儀以及取向以感測三個正交加速度軸的至少三個MEMS加速度計。用于層的基底可以由例如玻璃或者硅的任何適用MEMS制備材料構(gòu)成；而且，一些層可以由第一材料(例如玻璃)構(gòu)成而另一些層可以由第二材料(例如硅)構(gòu)成。簡單起見，芯片100示出為包括兩層第一層102以及第二層104。然而，應(yīng)當理解芯片100可以包括多于兩層。該多個層102，104彼此堆疊以形成堆疊芯片100?？梢允褂萌魏魏线m的管芯附接例如結(jié)合將相鄰的層102，104彼此安裝在一起。芯片100可以包括多個面，包括頂面106、底面108和多個邊緣110。頂面106和底面108是取向為平行于用于形成芯片100的晶片的常規(guī)工作平面或工作表面的面。多個邊緣110是取向為垂直于頂面106和底面108并且因此取向為垂直于用于形成芯片100的晶片常規(guī)工作平面或工作表面的面。然而，應(yīng)當理解，芯片100可以以任何方式取向而且不限于頂面106在上和底面108在下。芯片100在一個或更多邊緣110上可以包括多個互連112。互連112可以為垂直取向(相對于用于形成芯片100的晶片的常規(guī)工作平面或工作表面)并且可以耦接至芯片 100的頂面106和底面108上的一個或更多跡線114。因此，互連112可以將芯片100的頂面106上的跡線114電耦接至芯片100的底面108上的跡線114。在實例中，多個互連112 在芯片的邊緣110上暴露。在另一實例中，可以利用電介質(zhì)或其他材料將該多個互連112 覆蓋。在一些實例中，可以在互連112與層102、104的基底之間布置電介質(zhì)以在互連112 與層102，104的基底之間提供電隔離。跡線114可以耦接至在芯片100中所制備的部件和 /或至用于將芯片100連接到安裝基板的焊盤(例如輸入/輸出焊盤)，該安裝基板例如為電路板或者專用集成電路(ASIC)。因此，可以將焊盤配置為將ASIC和/或表面安裝結(jié)合到電路板。因此，作為實例，利用互連112可以將芯片100的第一層102中的部件耦接至芯片100的底部(例如相對的)表面108上的焊盤。在另一實例中，通過互連112可以將第一層102中的部件耦接至第二層104中的部件。利用穿透基底通孔(TSV) 116能夠?qū)③E線 114以及相應(yīng)的互連112耦接至芯片100中的一個或更多部件。在實例中，互連112從芯片 100的頂部表面106延伸到底部表面108。在實例中，可以將一個或更多互連112配置為連接到電路板和/或ASIC。因此，可以在邊緣110上將芯片100連接到電路板和/或ASIC。 這可以使得芯片100在不同方向上進行安裝。
互連112可以包括在芯片100的邊緣110中的溝槽118內(nèi)布置的導(dǎo)電材料(例如金屬)。溝槽118可以形成在芯片100的每一層102，104的基底中。在一些實例中，在每一溝槽118中在導(dǎo)電材料與基底之間可以布置電介質(zhì)材料。該電介質(zhì)材料可以用于將基底及其中的任何導(dǎo)電部分與互連112的導(dǎo)電材料絕緣。因此，芯片100可以包括具有形成多個互連112的導(dǎo)電材料的多個溝槽118。圖2是在3D芯片300 (圖3D)中形成垂直互連的實例方法200的流程圖。圖3A-3E 是方法200的實例的透視圖。方法200由對具有即將包括在3D芯片中的部件(例如MEMS裝置)的多個晶片 302進行圖案化而開始(圖2中的塊20 。圖案化可以在每一晶片302的常規(guī)工作平面或工作表面上形成多個器件區(qū)域304(例如未劃片的管芯)?？梢允褂萌魏魏线m的制備技術(shù)實現(xiàn)圖案化。在實例中，在每一器件區(qū)域304上的部件可以包括至少一個陀螺儀或者至少一個加速度計。盡管在圖3A中示出的是單個晶片302，但是有多個晶片302被圖案化。晶片 302彼此之間可以相同或者不同。在實例中，第一晶片302與第二晶片302不同。然而，可以將晶片302配置為在彼此頂部堆疊。因此，在實例中，晶片302上的器件區(qū)域304的尺寸可以大致相同，并且可以具有配置為與另一晶片302上的相應(yīng)結(jié)構(gòu)進行接觸或接合的電或機械結(jié)構(gòu)。如圖;3B所示，圖案化的晶片302可以在彼此頂部堆疊以形成晶片堆疊306 (圖2 中的塊204)。如所示出的，第一晶片302可以與第二晶片302對準從而將每一晶片302的器件區(qū)域304對準。特別地，可以將每一晶片302的器件區(qū)域304對準從而可以在每一晶片302的相鄰器件區(qū)域304之間將晶片堆疊306進行劃片以形成多個堆疊管芯(例如芯片 100)。在實例中，使用例如陽極結(jié)合、焊接結(jié)合或者共熔結(jié)合的合適結(jié)合技術(shù)可以將第一晶片302結(jié)合到第二晶片302。盡管在圖:3B中示出的晶片堆疊306包括兩個晶片302，但在其他實例中，可以使用多于兩個的晶片302。在實例中，在晶片堆疊306的頂部表面312和/或底部表面314上可以圖案化一個或更多跡線(圖3D中所示的316)。這些跡線316可以包括導(dǎo)電材料并且可以將器件區(qū)域304和/或焊盤電耦接至尚未形成的互連。一個或更多跡線316可以以任何合適的方式圖案化并且可以由例如金屬或者多晶硅的任何合適材料形成。此外，可以在與一個或更多跡線316相同的一個或多個步驟中圖案化一個或更多焊盤(例如在底部表面314上)。在實例中，在下面所討論的孔的形成之前圖案化該一個或更多跡線316。然而在另一實例中， 可以在所述孔的形成之后或者在任何合適的時機圖案化該一個或更多跡線316。晶片堆疊306在相鄰的器件區(qū)域304之間可以包括多個鋸道308。鋸道308可以提供空間以將晶片堆疊306劃片為多個堆疊管芯?？梢孕纬啥鄠€孔310以使得孔310部分地位于鋸道308內(nèi)(圖2中的塊206)。這些孔可以在劃片晶片堆疊306之前形成。這些孔310可以垂直(相對于晶片302的常規(guī)工作平面或者工作表面)延伸通過晶片堆疊306。 孔310可以自晶片堆疊306的頂部表面312延伸至晶片堆疊306的底部表面314。因此，孔 310可以一直延伸通過晶片堆疊306。在實例中，孔310是通常的圓柱形形狀，然而孔310 可以是任何合適的形狀?？?10可以包括一個或更多側(cè)墻。該一個或更多側(cè)墻可以由晶片302的基底構(gòu)成。因此，在實例中，該一個或更多側(cè)墻可以由玻璃構(gòu)成。可以使用超聲鉆孔、噴沙法、激光鉆孔、機械鉆孔或者刻蝕的其中之一形成孔310 ；然而，可以使用形成孔310的任何適合方法。圖3D是晶片堆疊306的放大視圖。如所示出的，可以在晶片堆疊306上的相鄰器件區(qū)域304之間定義出鋸道308?？梢孕纬煽?10以使得孔310的一部分位于鋸道308內(nèi)。 在實例中，孔310可以具有寬度312，該寬度足夠使得劃片操作得到實施而仍在所得到的堆疊管芯上留下孔310的一部分。也就是說，寬度312可以大于鋸道308從而劃片操作不會將孔310自所得到的堆疊管芯中消除。寬度312對應(yīng)于與各個鋸道308的方向相垂直(例如與進行鋸的方向垂直)的并且在晶片堆疊306的表面內(nèi)的一個或更多方向。由于在晶片堆疊306上鋸道308可以取向于不同方向，因此寬度312可以具有相應(yīng)的不同方向。在實例中，孔310 —般在兩個相鄰器件區(qū)域304之間在鋸道308的任一面的中心處。這可以使得劃片操作將孔310分割為兩部分，所得到的堆疊管芯的每一個上有一個。一旦形成孔310，即可在孔310的側(cè)墻上沉積導(dǎo)電材料(圖2中的塊208)。在對晶片堆疊306劃片之前沉積該導(dǎo)電材料。導(dǎo)電材料可以包括金屬、多晶硅或其他導(dǎo)電材料。 可以使用包括濺射、化學氣相沉積、電鍍或其組合的任何合適技術(shù)沉積該導(dǎo)電材料?？梢猿练e該導(dǎo)電材料從而使得導(dǎo)電材料形成自晶片堆疊306的頂部表面312至底部表面314的電路徑。在實例中，可以將導(dǎo)電材料大體填充該孔310。在實例中，在在孔310的側(cè)墻上沉積導(dǎo)電材料之前可以在孔310的側(cè)墻上沉積電介質(zhì)材料。電介質(zhì)材料可以將晶片堆疊306的基底與孔310中的導(dǎo)電材料絕緣，因此降低了非預(yù)期電耦接的可能性。可以使用任何合適的電介質(zhì)材料，例如二氧化硅(Sit)》、聚酰亞
胺或者聚對二甲苯。如上所述，可以在頂部表面312和/或底部表面314上形成一個或更多跡線316。 在實例中，可以沉積一個或更多跡線316以及在孔310中的導(dǎo)電材料以使得它們相連接。也就是說，在孔310中的導(dǎo)電材料可以連接到一個或更多跡線316。跡線316可以將孔310中的導(dǎo)電材料耦接至器件區(qū)域304中的部件和/或至用于所得到的堆疊管芯的焊盤(例如輸入/輸出焊盤)。在特定實例中，頂部表面312上的跡線316可以將孔310中的導(dǎo)電材料耦接至穿透基底通孔(TSV)，該穿透基底通孔電耦接至器件區(qū)域304中的部件。另外，底部表面314上的跡線316可以將孔310中的導(dǎo)電材料耦接至用于將所得到的堆疊管芯連接到安裝基板(例如電路板)上的焊盤。因此，經(jīng)由孔310中的導(dǎo)電材料，在第一晶片302中的部件可以通過頂部表面312上的第一跡線316耦接至底部表面314上的焊盤?！?dǎo)電材料沉積在孔310內(nèi)，可以對晶片堆疊306進行劃片以形成多個堆疊管芯(圖2中的塊210)?？梢匝刂彽?08通過孔310而劃片晶片堆疊306從而使得給定孔310的一部分導(dǎo)電材料留在所得到的堆疊管芯的邊緣。由于用于劃片晶片堆疊306的鋸的非零寬度，因此劃片操作用光了作為廢料的鋸道中的一部分材料。通過孔310進行劃片導(dǎo)致在孔310中的一些導(dǎo)電材料被浪費。因此，為了對晶片堆疊306進行劃片以使得給定孔310的一部分導(dǎo)電材料留在所得到的堆疊管芯的邊緣上，控制相對于劃片操作位置的孔310的位置與尺寸從而使得劃片操作將孔310中一些導(dǎo)電材料用作廢料同時在所得到的堆疊管芯上留下其他部分。如圖3E所示，在孔310中的導(dǎo)電材料318的所留的部分可以在所得到的堆疊管芯300的邊緣上暴露。在實例中，劃片可以包括分割孔310以使得第一孔 310的導(dǎo)電材料的第一部分在第一堆疊管芯上并使得第一孔310的導(dǎo)電材料的第二部分在第二堆疊管芯上。在實例中，劃片通?？梢跃鶆虻姆指畹谝豢?10從而使得第一部分和第二部分在尺寸上大體相等?？梢砸园ɡ娩彈l將晶片堆疊306鋸開的任何適合方式實施該劃片操作。 因此，可以通過晶片級批量處理在堆疊管芯的邊緣上形成垂直互連。盡管本文中已經(jīng)示出了并描述了具體實施例，但是本領(lǐng)域普通技術(shù)人員將認識到，被考慮用于實現(xiàn)相同目的的任意設(shè)置可取代所示特定實施例。因此，很顯然意圖在于本發(fā)明僅由權(quán)利要求及其等價物限定。
權(quán)利要求
1.一種制備三維微機電系統(tǒng)(MEMS)慣性測量單元(IMU)芯片的方法，該方法包括 在多個晶片中圖案化多個MEMS陀螺儀以及多個MEMS加速度計；堆疊該多個晶片以形成在其中相鄰晶片結(jié)合在一起的晶片堆疊，該晶片堆疊具有頂部表面與底部表面；在晶片堆疊的頂部表面以及底部表面上圖案化導(dǎo)電跡線； 在晶片堆疊的一個或更多鋸道內(nèi)形成通過該晶片堆疊的多個孔； 在該多個孔的側(cè)墻上沉積金屬以使得導(dǎo)電材料連接到晶片堆疊的頂部表面以及底部表面上的導(dǎo)電跡線；以及沿著該一個或更多鋸道并且通過該多個孔對該晶片堆疊進行劃片從而使得側(cè)墻上的導(dǎo)電材料在所得到的堆疊管芯的邊緣部分上暴露。
2.權(quán)利要求1的方法，包括在側(cè)墻上沉積導(dǎo)電材料之前在側(cè)墻上沉積電介質(zhì)材料。
3.權(quán)利要求1的方法，其中劃片包括分割該多個孔從而使得各個孔中的導(dǎo)電材料的第一部分在第一所得到的堆疊管芯上并使得各個孔的導(dǎo)電材料的第二部分在第二所得到的堆疊管芯上。
全文摘要
本發(fā)明涉及批量制備的3D互連。在實例中，提供了制備一個或更多垂直互連的方法。該方法包括圖案化和堆疊多個晶片以形成晶片堆疊。在晶片堆疊中在晶片堆疊的一個或更多鋸道內(nèi)可以形成多個孔，并且可以將導(dǎo)電材料沉積在該多個孔的側(cè)墻上。可以沿著該一個或更多鋸道并且通過該多個孔對該晶片堆疊進行劃片以使得側(cè)墻上的導(dǎo)電材料在所得到的堆疊管芯的邊緣部分上暴露。
文檔編號G01C25/00GK102556948SQ20111046189
公開日2012年7月11日 申請日期2011年11月23日 優(yōu)先權(quán)日2010年11月23日
發(fā)明者R·D·霍爾寧 申請人:霍尼韋爾國際公司