專利名稱：偽碼發(fā)生器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種衛(wèi)星導(dǎo)航通信領(lǐng)域的偽碼生成裝置，特別涉及一種偽碼發(fā)生器，由于它控制的是偽碼類型、路數(shù)、相位，特別涉及多模系統(tǒng)兼容接收的情況。
背景技術(shù)：
在衛(wèi)星導(dǎo)航通信過(guò)程中，會(huì)遇到多模系統(tǒng)兼容接收的情況。采用多個(gè)不同的偽碼發(fā)生器會(huì)增加系統(tǒng)成本，降低系統(tǒng)切換效率。通常的偽碼發(fā)生器通常具有類型固定、單路輸出、相位固定等特點(diǎn)。配置方式比較單一，很難實(shí)現(xiàn)多類型多路多相位協(xié)同工作。在需要多類型多路多相位偽碼信號(hào)協(xié)同工作時(shí)就沒(méi)辦法適用了。
發(fā)明內(nèi)容鑒于現(xiàn)有技術(shù)存在的不足，本實(shí)用新型提供了一種偽碼類型可配置，并且多路協(xié)同工作，多路輸出之間的相位可以自由設(shè)定的偽碼發(fā)生器。本實(shí)用新型為實(shí)現(xiàn)上述目的，所采取的技術(shù)方案是一種偽碼發(fā)生器，其特征在于包括FPGA電路，所述FPGA電路的內(nèi)部電路結(jié)構(gòu)為多塊偽碼產(chǎn)生電路并聯(lián)；命令解析控制電路、地址譯碼器分別與偽碼產(chǎn)生電路1、連接；命令解析控制電路與地址譯碼器連接。所述偽碼產(chǎn)生電路廣η為相同的電路，偽碼產(chǎn)生電路連接關(guān)系為移位寄存器組I與反饋控制電路I連接，移位寄存器組II與反饋控制電路II連接，移位寄存器組I、移位寄存器組II、PN-ROM相并聯(lián)；計(jì)數(shù)器組分別連接移位寄存器組I、移位寄存器組II、PN-ROM ；移位寄存器組I、移位寄存器組II、PN-ROM和副載波生成器分別與選擇器連接。所述命令解析控制電路的連接關(guān)系為初始相位控制電路、副載波控制電路、偽碼多項(xiàng)式控制電路、計(jì)數(shù)器相并聯(lián)；初始相位控制電路、副載波控制電路、偽碼多項(xiàng)式控制電路、計(jì)數(shù)器分別與控制寄存器組相連接。本實(shí)用新型的特點(diǎn)1、電路簡(jiǎn)單；2、使用靈活，可以隨意配置偽碼類型和速率；3、 多路輸出，可以設(shè)置多路之間的相位關(guān)系。

圖1為本實(shí)用新型的電路連接框圖。圖2為本實(shí)用新型的端口輸出示意圖。圖3為本實(shí)用新型的偽碼生成電路的連接框圖。圖4為本實(shí)用新型的命令解析控制電路的連接框圖。
具體實(shí)施方式
如圖1所示，偽碼發(fā)生器，包括FPGA電路，F(xiàn)PGA (現(xiàn)場(chǎng)可編門陣列)電路的內(nèi)部電路結(jié)構(gòu)為多塊偽碼產(chǎn)生電路并聯(lián)；命令解析控制電路、地址譯碼器分別與偽碼產(chǎn)生電路 1、連接；命令解析控制電路與地址譯碼器連接。命令解析控制電路接收偽碼配置指令，偽碼生成電路根據(jù)配置信息產(chǎn)生多類型多路多相位的偽碼。可以根據(jù)外部配置信息輸出多種偽碼類型，相位、頻率可控。該電路可以作為控制器(如MCU)的外部RAM使用，采用非復(fù)用方式連接。這樣控制器可以像操作外部RAM—樣操作快速操作FPGA內(nèi)部寄存器。配置和設(shè)置速度快。如圖2所示，輸出η路偽碼信號(hào)。由地址、數(shù)據(jù)和寫信號(hào)組成對(duì)外通信端口，方便配置和設(shè)置。圖中Pm>Nn為偽碼信號(hào)輸出，AO 7地址信號(hào)、DO 7數(shù)據(jù)信號(hào)、WR寫信號(hào)。如圖3所示，偽碼產(chǎn)生電路1、為相同的電路，偽碼產(chǎn)生電路連接關(guān)系為移位寄存器組I與反饋控制電路I連接，移位寄存器組II與反饋控制電路II連接，移位寄存器組I、移位寄存器組II、PN-ROM相并聯(lián)；計(jì)數(shù)器組分別連接移位寄存器組I、移位寄存器組 II、PN-ROM ；移位寄存器組I、移位寄存器組II、PN-ROM和副載波生成器分別與選擇器連接。偽碼生成電路，它由兩個(gè)移位寄存器組構(gòu)成，移位寄存器組根據(jù)不同的初始相位、多項(xiàng)式結(jié)構(gòu)來(lái)產(chǎn)生不同的偽碼，選擇器根據(jù)不同的生成方式以及副載波型式對(duì)偽碼信息進(jìn)行選擇運(yùn)算，運(yùn)算結(jié)果按照所需頻率進(jìn)行輸出。由于多個(gè)偽碼生成電路公用一個(gè)計(jì)數(shù)器作時(shí)間基準(zhǔn)，所以多路輸出之間可以設(shè)置先后關(guān)系。如圖4所示，命令解析控制電路的連接關(guān)系為外界控制信息與初始相位控制電路、副載波控制電路、偽碼多項(xiàng)式控制電路、計(jì)數(shù)器依次連接；初始相位控制電路、副載波控制電路、偽碼多項(xiàng)式控制電路、計(jì)數(shù)器與控制寄存器組相連接。命令解析控制電路包含副載波型式、初始相位、多項(xiàng)式結(jié)構(gòu)等解析電路，將配置信息轉(zhuǎn)化為偽碼生成控制。該電路外部配置數(shù)據(jù)在此被解析出副載波型式、初始相位、多項(xiàng)式結(jié)構(gòu)等具體信息，并通過(guò)專用寄存器控制偽碼生成電路。
權(quán)利要求1.一種偽碼發(fā)生器，其特征在于包括FPGA電路，所述FPGA電路的內(nèi)部電路結(jié)構(gòu)為 多塊偽碼產(chǎn)生電路1、并聯(lián)；命令解析控制電路、地址譯碼器分別與偽碼產(chǎn)生電路1、連接；命令解析控制電路與地址譯碼器連接。
2.根據(jù)權(quán)利要求1所述的偽碼發(fā)生器，其特征在于所述偽碼產(chǎn)生電路1、為相同的電路，偽碼產(chǎn)生電路連接關(guān)系為移位寄存器組I與反饋控制電路I連接，移位寄存器組II 與反饋控制電路II連接，移位寄存器組I、移位寄存器組II、PN-ROM相并聯(lián)；計(jì)數(shù)器組分別連接移位寄存器組I、移位寄存器組II、PN-R0M ；移位寄存器組I、移位寄存器組II、PN-R0M 和副載波生成器分別與選擇器連接。
3.根據(jù)權(quán)利要求1所述的偽碼發(fā)生器，其特征在于所述命令解析控制電路的連接關(guān)系為初始相位控制電路、副載波控制電路、偽碼多項(xiàng)式控制電路、計(jì)數(shù)器相并聯(lián)；初始相位控制電路、副載波控制電路、偽碼多項(xiàng)式控制電路、計(jì)數(shù)器分別與控制寄存器組相連接。
專利摘要本實(shí)用新型涉及一種偽碼發(fā)生器，它包括FPGA電路，F(xiàn)PGA電路的內(nèi)部電路結(jié)構(gòu)為多塊偽碼產(chǎn)生電路并聯(lián)；命令解析控制電路、地址譯碼器分別與偽碼產(chǎn)生電路1~n連接；命令解析控制電路與地址譯碼器連接。本實(shí)用新型電路簡(jiǎn)單；使用靈活，可以隨意配置偽碼類型和速率；多路輸出，可以設(shè)置多路之間的相位關(guān)系。
文檔編號(hào)G01S19/33GK202041645SQ20112009787
公開日2011年11月16日 申請(qǐng)日期2011年4月6日 優(yōu)先權(quán)日2011年4月6日
發(fā)明者張波, 張鵬泉, 曹曉東, 李柬, 王文亮, 范玉進(jìn), 袁琳, 褚孝鵬, 趙維兵 申請(qǐng)人:天津光電通信技術(shù)有限公司