專利名稱：用于模擬集成電路測試系統(tǒng)的時間參數(shù)測試專用電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種用于模擬集成電路測試系統(tǒng)的寬范圍時間參數(shù)測試專用電路，屬于集成電路技術(shù)領(lǐng)域。
背景技術(shù)：
一般模擬集成電路測試機只能測試頻率、周期等常用的時間參數(shù)，且能測試的參數(shù)范圍小，一般在IuS到IOOmS的范圍，對被測的信號電壓范圍也只能在IOV以內(nèi)。該專用電路不僅允許被測信號電壓范圍擴大到了士50V，相關(guān)時間參數(shù)也擴大到了幾十納秒到1 秒，能完成極大多數(shù)IC的時間參數(shù)測試。
發(fā)明內(nèi)容本實用新型的目的在于克服上述存在的不足，提供一種設(shè)計合理、能提供可測量信號的頻率、周期、高電平寬度、低電平寬度、上升沿時間、下降沿時間等功能的模擬集成電路測試系統(tǒng)的寬范圍時間參數(shù)測量專用電路。本實用新型的目的是通過如下技術(shù)方案來完成的，一種用于模擬集成電路測試系統(tǒng)的時間參數(shù)測試專用電路，它包括精密DA轉(zhuǎn)換模塊、輸入信號處理模塊、觸發(fā)模塊、高速計數(shù)模塊；所述的精密DA轉(zhuǎn)換模塊和輸入信號處理模塊分別連接觸發(fā)模塊；所述的觸發(fā)模塊連接高速計數(shù)模塊；所述的精密DA轉(zhuǎn)換模塊為觸發(fā)模塊提供精確的觸發(fā)電平，所述的觸發(fā)模塊的輸出為高速計數(shù)模塊提供高速計數(shù)控制信號，上位機軟件根據(jù)高速計數(shù)值和相應的計數(shù)時鐘頻率計算出相應的時間參數(shù)；在實際應用中設(shè)計了四路獨立的時間參數(shù)測量專用電路。本實用新型與現(xiàn)有技術(shù)相比，具有以下明顯效果1、設(shè)計合理；2、集成度高；3、參數(shù)測量范圍寬，由于專用電路中采用了大規(guī)模集成電路和高速比較觸發(fā)器，使參數(shù)測試的精度和可測范圍大大提高。

圖1為本實用新型實施例各模塊連接示意圖。圖2為本實用新型實施例精密DA轉(zhuǎn)換模塊的電路圖。圖3為本實用新型實施例輸入信號處理模塊的電路圖。圖4為本實用新型實施例觸發(fā)模塊的電路圖。圖5為本實用新型實施例高速計數(shù)模塊的電路圖。
具體實施方式
下面將結(jié)合附圖對本實用新型做詳細的介紹如圖1所示一種用于模擬集成電路測試系統(tǒng)的時間參數(shù)測試專用電路，它包括精密DA轉(zhuǎn)換模塊1、輸入信號處理模塊2、觸發(fā)模塊3、高速計數(shù)模塊4 ；所述的精密DA轉(zhuǎn)換模塊1和輸入信號處理模塊2分別連接觸發(fā)模塊3 ；所述的觸發(fā)模塊3連接高速計數(shù)模塊4 ；所述的精密DA轉(zhuǎn)換模塊為觸發(fā)模塊3提供精確的觸發(fā)電平，所述的觸發(fā)模塊3的輸出為高速計數(shù)模塊4提供高速計數(shù)控制信號，上位機軟件根據(jù)高速計數(shù)值和相應的計數(shù)時鐘頻率計算出相應的時間參數(shù)；在實際應用中設(shè)計了四路獨立的時間參數(shù)測量專用電路。參見圖2，精密DA轉(zhuǎn)換模塊1主要由兩片12位DA轉(zhuǎn)換器組成(Ull U12)，每片提供4路模擬電壓輸出信號，每片的數(shù)字輸入通過I2C總線控制(SCL SDA)，并由外部提供 VREF的基準信號，輸出經(jīng)過運放(U002 U003等)放大后提供8路-IOV到+IOV范圍的偏置信號，作為四路觸發(fā)模塊的觸發(fā)參考電平。通過改變DA的輸出值，相當于改變了信號測量的觸發(fā)點，得到實際需要的時間參數(shù)。參見圖3，輸入信號處理模塊2對輸入信號進行阻抗匹配、電壓匹配、和濾波處理， 消除相應的干擾信號，為后面的觸發(fā)模塊提供理想的被測信號。由于這里提供了電壓匹配電路，使被測信號的電壓范圍擴大到了士50V。參見圖4，觸發(fā)模塊3的一路信號來源于被測信號，另一路來源于DA轉(zhuǎn)換的基準觸發(fā)電平，該觸發(fā)模塊是高速相應比較器，當滿足觸發(fā)條件時，比較器輸出與FPGA匹配的邏輯電平直接送到FPGA，減少中間環(huán)節(jié)，提高時間測量精度，由于這里采用了高速比較器，可使被測信號的時間參數(shù)小到幾十納秒，實測頻率可以達到10MHZ以上。當需要測量的時間參數(shù)是頻率或周期時，只要用其中一路比較器就可以了，當要測量高低電平寬度或上升沿或下降沿時，需要兩個比較器并設(shè)置不同的觸發(fā)電平。兩個比較器的輸出控制FPGA的時間參數(shù)測量獲取需要的時間參數(shù)。參見圖5，高速計數(shù)模塊4實際上是一塊FPGA，由外部提供50MHZ的時鐘信號，經(jīng)過內(nèi)部倍頻產(chǎn)生更高頻率的計數(shù)脈沖，根據(jù)被測信號的實際范圍選擇合適的計數(shù)頻率在信號被測范圍內(nèi)進行計數(shù)，將完成計數(shù)的數(shù)據(jù)放到緩存中等待上位機讀取，上位機讀取相應數(shù)據(jù)后再根據(jù)設(shè)置的計數(shù)頻率計算出相應的時間參數(shù)。由于在實際應用中計數(shù)頻率可程序設(shè)置，使得在保證測試精度的前提下大大展寬了被測時間參數(shù)的范圍，目前實際最長可以測到IOOOmS(實際應用中大于這個時間就不測了，所以做了限制)。
權(quán)利要求1. 一種用于模擬集成電路測試系統(tǒng)的時間參數(shù)測試專用電路，它包括精密DA轉(zhuǎn)換模塊(1)、輸入信號處理模塊O)、觸發(fā)模塊(3)、高速計數(shù)模塊(4)；所述的精密DA轉(zhuǎn)換模塊 (1)和輸入信號處理模塊( 分別連接觸發(fā)模塊(3)；所述的觸發(fā)模塊( 連接高速計數(shù)模塊⑷。
專利摘要一種用于模擬集成電路測試系統(tǒng)的時間參數(shù)測試專用電路，它包括精密DA轉(zhuǎn)換模塊、輸入信號處理模塊、觸發(fā)模塊、高速計數(shù)模塊；所述的精密DA轉(zhuǎn)換模塊和輸入信號處理模塊連接觸發(fā)模塊；所述的觸發(fā)模塊連接高速計數(shù)模塊；本實用新型與現(xiàn)有技術(shù)相比，具有以下明顯效果1、設(shè)計合理；2、集成度高；3、參數(shù)測量范圍寬，由于專用電路中采用了大規(guī)模集成電路和高速比較觸發(fā)器，使參數(shù)測試的精度和可測范圍大大提高。
文檔編號G01R23/10GK202033420SQ20112011576
公開日2011年11月9日 申請日期2011年4月19日 優(yōu)先權(quán)日2011年4月19日
發(fā)明者鐘鋒浩 申請人:杭州長川科技有限公司