專利名稱：基于cpci的雷達(dá)數(shù)據(jù)采集卡的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種雷達(dá)數(shù)據(jù)采集卡，尤其涉及一種高穩(wěn)定、高集成的基于CPCI 的雷達(dá)數(shù)據(jù)采集卡，屬于雷達(dá)數(shù)據(jù)采集卡的生產(chǎn)領(lǐng)域。
背景技術(shù)：
在通用天氣雷達(dá)系統(tǒng)中，天氣數(shù)據(jù)信息采集卡通常采用的是普通PCI卡，而主機(jī)都是采用的商用計(jì)算機(jī)。雷達(dá)系統(tǒng)作為一個(gè)具有極高穩(wěn)定性的控制系統(tǒng)，要求主機(jī)及接口采用更為安全可靠的連接，從外部的結(jié)構(gòu)到內(nèi)部的電氣特性都具嚴(yán)格的技術(shù)等級(jí)要求。20世紀(jì)90年代，PCI總線作為臺(tái)式機(jī)系統(tǒng)的業(yè)界標(biāo)準(zhǔn)被千百萬臺(tái)計(jì)算機(jī)采用，但是它無法提供高度的可靠性，也不能滿足高可用性系統(tǒng)對(duì)正常運(yùn)行時(shí)間的要求。而且，其主板很難散熱，主板邊緣接頭可靠性低，在更換主板時(shí)極易受到損傷。Compact PCI (Compact Peripheral Component Interconnect，簡(jiǎn)禾爾 CPCI，中文又稱緊湊型PCI，是國(guó)際工業(yè)計(jì)算機(jī)制造者聯(lián)合會(huì)于1994提出來的一種總線接口標(biāo)準(zhǔn))特別汲取了 VME的精髓(密集堅(jiān)固的封裝，大型設(shè)備的極佳冷卻效果)，并與PC的優(yōu)勢(shì)(廉價(jià)、 易于采用最新互連和處理能力的快速芯片)巧妙地結(jié)合在一起。目前CPCI已經(jīng)取代VME 以及STD工業(yè)標(biāo)準(zhǔn)，成為工業(yè)界領(lǐng)域的新一代標(biāo)準(zhǔn)?，F(xiàn)有S波段多普勒天氣雷達(dá)數(shù)據(jù)采集方案，包括用戶定義的接口的PCI卡和普通商用計(jì)算機(jī)作為終端數(shù)據(jù)處理機(jī)，存在以下缺點(diǎn)(1)商用計(jì)算機(jī)可靠性不高；(2)商用計(jì)算機(jī)維護(hù)不便；(3)板卡無法很好的散熱；(4)不支持熱插拔；(5)板卡個(gè)數(shù)及空間的限制， 擴(kuò)充性不足。而要解決上述問題，應(yīng)用CPCI計(jì)算機(jī)作為終端數(shù)據(jù)處理機(jī)成為不錯(cuò)的選擇， 為了適應(yīng)CPCI計(jì)算機(jī)，必須對(duì)采集卡做出改進(jìn)。
發(fā)明內(nèi)容本實(shí)用新型的目的就在于為了解決上述問題而提供一種基于CPCI的雷達(dá)數(shù)據(jù)采集卡。本實(shí)用新型通過以下技術(shù)方案來實(shí)現(xiàn)上述目的本實(shí)用新型包括A/D采樣及數(shù)字下變頻單元、邏輯功能單元、PCI橋芯片、電平轉(zhuǎn)換單元，其中，所述A/D采樣及數(shù)字下變頻單元的信號(hào)輸入端輸入回波信號(hào)，所述A/D采樣及數(shù)字下變頻單元的輸出端與所述邏輯功能單元的輸入端連接，所述邏輯功能單元的輸出端與所述PCI橋芯片的輸入端連接，所述PCI橋芯片的輸出端與CPCI計(jì)算機(jī)之間雙向通訊連接，所述邏輯功能單元的控制信號(hào)端與所述電平轉(zhuǎn)換單元的控制信號(hào)端連接，所述電平轉(zhuǎn)換單元的控制信號(hào)輸出端輸出控制/狀態(tài)信號(hào)。A/D采樣及數(shù)字下變頻單元的具體功能主要體現(xiàn)在降低數(shù)據(jù)率和濾除干擾噪聲。 數(shù)字下變頻主要由NCO混頻、CIC梳狀濾波、HR抽取濾波器級(jí)聯(lián)的結(jié)構(gòu)構(gòu)成，通過調(diào)整抽取配數(shù)來改變數(shù)據(jù)速率，通過使用不同的^R濾波器系數(shù)，達(dá)到良好濾波的性能。邏輯功能單元的功能主要是實(shí)現(xiàn)IQ數(shù)據(jù)打包、緩存和CPCI接口互連。
3[0011]PCI橋芯片實(shí)現(xiàn)PCI總線到局部總線的高速橋接，該芯片還支持電源管理，完全滿足CPCI總線熱插拔的要求，提高穩(wěn)定性、可靠性的同時(shí)降低了系統(tǒng)設(shè)計(jì)難度，并很好的實(shí)現(xiàn)了與PCI總線接口的兼容。為了提高傳輸距離，降低電磁干擾，控制接口電平協(xié)議采用RS422標(biāo)準(zhǔn)，由電平轉(zhuǎn)換單元實(shí)現(xiàn)LVTTL到RS422電平的轉(zhuǎn)換，差分傳輸距離可達(dá)10米以上。作為最佳選擇，所述A/D采樣及數(shù)字下變頻單元和所述邏輯功能單元采用FPGA芯片(FPGA即現(xiàn)場(chǎng)可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn))。數(shù)字下變頻處理在獨(dú)立的FPGA內(nèi)實(shí)現(xiàn)，F(xiàn)PGA邏輯單元豐富，芯片內(nèi)嵌的DSP處理模塊功能強(qiáng)大，支持多位乘加運(yùn)算，非常適合數(shù)字下變頻中的CIC濾波器和HR濾波器等大運(yùn)算量處理。IQ數(shù)據(jù)率最大可達(dá)160Mbps， 由前端數(shù)字下變頻FPGA并行輸出，邏輯功能單元通過外部同步信號(hào)將IQ數(shù)據(jù)進(jìn)行分片緩存，緩存深度達(dá)到16K*32位。緩存器采用FPGA內(nèi)部存儲(chǔ)器，乒乓操作模式，待一幀數(shù)據(jù)緩存完成后產(chǎn)生中斷INT信號(hào)，從而保證了實(shí)時(shí)高速IQ數(shù)據(jù)傳輸，防止數(shù)據(jù)溢出等情況出現(xiàn)。所述PCI橋芯片的信號(hào)端與CPCI計(jì)算機(jī)之間通過6U CPCI接口連接。這種接口操作簡(jiǎn)便，實(shí)現(xiàn)從PCI總線到局部總線的高速橋接，并完全滿足CPCI總線熱插拔的要求，提高穩(wěn)定性、可靠性的同時(shí)降低了系統(tǒng)設(shè)計(jì)難度，并很好的實(shí)現(xiàn)了與PCI總線接口的兼容。本實(shí)用新型的有益效果在于由上可知，本實(shí)用新型提高了系統(tǒng)的穩(wěn)定性、可靠性和集成度，降低了系統(tǒng)的復(fù)雜度；控制靈活、散熱性好、擴(kuò)展性強(qiáng)，并滿足雷達(dá)系統(tǒng)抗震和熱插拔的要求，而且傳輸距離遠(yuǎn)、抗干擾能力強(qiáng)。

圖1為本實(shí)用新型的電路結(jié)構(gòu)框圖；圖2為傳統(tǒng)雷達(dá)數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)框圖；圖3為本實(shí)用新型所屬雷達(dá)數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)框圖；圖4為本實(shí)用新型中邏輯功能單元的信號(hào)流程圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步具體描述如圖1所示，本實(shí)用新型包括A/D采樣及數(shù)字下變頻單元、邏輯功能單元、PCI橋芯片、電平轉(zhuǎn)換單元，其中，A/D采樣及數(shù)字下變頻單元的信號(hào)輸入端輸入回波信號(hào)，A/D采樣及數(shù)字下變頻單元的信號(hào)輸出端與邏輯功能單元的信號(hào)輸入端連接，邏輯功能單元的信號(hào)輸出端與PCI橋芯片的信號(hào)輸入端連接，PCI橋芯片的信號(hào)端與CPCI計(jì)算機(jī)之間雙向通訊連接，邏輯功能單元的控制信號(hào)端與電平轉(zhuǎn)換單元的控制信號(hào)端連接，電平轉(zhuǎn)換單元的控制信號(hào)輸出端輸出控制/狀態(tài)信號(hào)。圖1中，所述A/D采樣及數(shù)字下變頻單元和所述邏輯功能單元采用FPGA芯片；所述PCI橋芯片的信號(hào)端與CPCI計(jì)算機(jī)之間通過6U CPCI接口連接。如圖2所示，圖2為傳統(tǒng)雷達(dá)數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)框圖。如圖3所示，圖3為本實(shí)用新型所屬雷達(dá)數(shù)據(jù)采集系統(tǒng)的結(jié)構(gòu)框圖。由圖2和圖3對(duì)比可知，傳統(tǒng)雷達(dá)數(shù)據(jù)采集系統(tǒng)包括用戶定義的接口的PCI卡和普通商用計(jì)算機(jī)作為終端數(shù)據(jù)處理機(jī)，本實(shí)用新型所屬雷達(dá)數(shù)據(jù)采集系統(tǒng)中以CPCI計(jì)算機(jī)作為終端數(shù)據(jù)處理機(jī)，CPCI計(jì)算機(jī)機(jī)箱結(jié)構(gòu)，不再需要打開機(jī)箱，直接可以對(duì)單個(gè)擴(kuò)展卡進(jìn)行獨(dú)立插拔，板卡的面積足夠能放置更多的功能模塊。如圖1所示，雷達(dá)接收機(jī)將接收到的微弱電磁波放大混頻處理，得到中頻回波信號(hào)，所述A/D采樣使用AD6645芯片，使采集到的回波數(shù)字量化。由于采樣后的數(shù)據(jù)率過高， 計(jì)算機(jī)無法實(shí)時(shí)的處理，需要進(jìn)行高精度實(shí)時(shí)數(shù)字下變頻處理，以獲得一定帶寬的IQ數(shù)據(jù)，并濾除其他干擾噪聲數(shù)字下變頻具體功能主要體現(xiàn)在降低數(shù)據(jù)率和濾除干擾噪聲。數(shù)字下變頻處理在獨(dú)立的FPGA內(nèi)實(shí)現(xiàn)，F(xiàn)PGA采用ALTERA公司的STRATIX II系列，邏輯單元豐富，芯片內(nèi)嵌的DSP處理模塊功能強(qiáng)大，支持多位乘加運(yùn)算，非常適合數(shù)字下變頻中的 CIC濾波器和HR濾波器等大運(yùn)算量處理。圖4是本實(shí)用新型中邏輯功能單元的信號(hào)流程圖。如圖4所示，IQ數(shù)據(jù)率最大可達(dá)160Mbps，由前端數(shù)字下變頻FPGA并行輸出，邏輯功能單元通過外部同步信號(hào)將IQ數(shù)據(jù)進(jìn)行打包和分片緩存，緩存深度達(dá)到16K*32位。緩存器采用FPGA內(nèi)部存儲(chǔ)器，乒乓操作模式，待一幀數(shù)據(jù)緩存完成后產(chǎn)生中斷INT信號(hào)，從而保證了實(shí)時(shí)高速IQ數(shù)據(jù)傳輸，防止數(shù)據(jù)溢出等情況出現(xiàn)。邏輯功能單元通過解析PCI橋芯片的局部總線協(xié)議，產(chǎn)生與之匹配的PCI 通信信號(hào)，完成FPGA內(nèi)部總線與PCI局部總線的接口。FPGA向PCI傳輸IQ數(shù)據(jù)采用DMA 傳輸方式，以減少終端計(jì)算機(jī)CPU的負(fù)荷，提高數(shù)據(jù)傳輸速率。邏輯功能單元經(jīng)過對(duì)控制參數(shù)信號(hào)進(jìn)行緩存和打包處理后輸出控制參數(shù)。結(jié)合圖1，本實(shí)用新型提供了雷達(dá)控制接口，終端軟件可通過CPCI總線向其他組件發(fā)出控制指令。為了提高傳輸距離，降低電磁干擾，控制接口電平協(xié)議采用RS422標(biāo)準(zhǔn)，由電平轉(zhuǎn)換單元完成轉(zhuǎn)換，電平轉(zhuǎn)換單元采用AIC6C31/32芯片，實(shí)現(xiàn)LVTTL到RS422 電平的轉(zhuǎn)換，差分傳輸距離可達(dá)10米以上。PCI橋芯片采用PCI9054，該芯片支持32位、 33M/66MHz PCI接口，操作簡(jiǎn)便，實(shí)現(xiàn)從PCI總線到局部總線的高速橋接。該芯片還支持電源管理，完全滿足CPCI總線熱插拔的要求，提高穩(wěn)定性、可靠性的同時(shí)降低了系統(tǒng)設(shè)計(jì)難度，并很好的實(shí)現(xiàn)了與PCI總線接口的兼容。PCI橋芯片的信號(hào)端與CPCI計(jì)算機(jī)之間的連接接口采用標(biāo)準(zhǔn)6U CPCI插卡結(jié)構(gòu)，其中Jl為PCI總線接口，J4和J5為自定義接口，用于傳輸控制命令和擴(kuò)展數(shù)據(jù)。結(jié)合圖1，回波中頻信號(hào)經(jīng)高速高精度AD采樣轉(zhuǎn)化為數(shù)字信號(hào)，并進(jìn)行數(shù)字下變頻和濾波處理生成基帶IQ信號(hào)，邏輯功能單元按照一定幀格式將其打包緩存在內(nèi)部存儲(chǔ)器中，并按照CPCI接口時(shí)序產(chǎn)生中斷信號(hào)；CPCI計(jì)算機(jī)響應(yīng)該中斷，發(fā)起DMA數(shù)據(jù)傳輸，將基帶數(shù)據(jù)幀接收并進(jìn)行后續(xù)信號(hào)處理。同時(shí)，CPCI計(jì)算機(jī)還通過CPCI接口向本實(shí)用新型發(fā)送控制指令，通過電平轉(zhuǎn)換單元轉(zhuǎn)換為標(biāo)準(zhǔn)RS422電平的控制信號(hào)以控制雷達(dá)系統(tǒng)。
權(quán)利要求1.一種基于CPCI的雷達(dá)數(shù)據(jù)采集卡，其特征在于包括A/D采樣及數(shù)字下變頻單元、 邏輯功能單元、PCI橋芯片、電平轉(zhuǎn)換單元，其中，所述A/D采樣及數(shù)字下變頻單元的信號(hào)輸入端輸入回波信號(hào)，所述A/D采樣及數(shù)字下變頻單元的輸出端與所述邏輯功能單元的輸入端連接，所述邏輯功能單元的輸出端與所述PCI橋芯片的輸入端連接，所述PCI橋芯片的輸出端與CPCI計(jì)算機(jī)之間雙向通訊連接，所述邏輯功能單元的控制信號(hào)端與所述電平轉(zhuǎn)換單元的控制信號(hào)端連接，所述電平轉(zhuǎn)換單元的控制信號(hào)輸出端輸出控制/狀態(tài)信號(hào)。
2.根據(jù)權(quán)利要求1所述的基于CPCI的雷達(dá)數(shù)據(jù)采集卡，其特征在于所述A/D采樣及數(shù)字下變頻單元和所述邏輯功能單元均采用FPGA芯片。
3.根據(jù)權(quán)利要求1所述的基于CPCI的雷達(dá)數(shù)據(jù)采集卡，其特征在于所述PCI橋芯片的輸出端與CPCI計(jì)算機(jī)之間通過6U CPCI接口連接。
專利摘要本實(shí)用新型公開了一種基于CPCI的雷達(dá)數(shù)據(jù)采集卡，包括A/D采樣及數(shù)字下變頻單元、邏輯功能單元、PCI橋芯片、電平轉(zhuǎn)換單元，其中，所述A/D采樣及數(shù)字下變頻單元的信號(hào)輸入端輸入回波信號(hào)，所述A/D采樣及數(shù)字下變頻單元的輸出端與所述邏輯功能單元的輸入端連接，所述邏輯功能單元的輸出端與所述PCI橋芯片的輸入端連接，所述PCI橋芯片的輸出端與CPCI計(jì)算機(jī)之間雙向通訊連接，所述邏輯功能單元的控制信號(hào)端與所述電平轉(zhuǎn)換單元的控制信號(hào)端連接，所述電平轉(zhuǎn)換單元的控制信號(hào)輸出端輸出控制/狀態(tài)信號(hào)。本實(shí)用新型提高了系統(tǒng)的穩(wěn)定性、可靠性和集成度，降低了系統(tǒng)的復(fù)雜度；控制靈活、散熱性好、擴(kuò)展性強(qiáng)，并滿足雷達(dá)系統(tǒng)抗震和熱插拔的要求。
文檔編號(hào)G01S7/02GK202083795SQ20112021112
公開日2011年12月21日 申請(qǐng)日期2011年6月21日 優(yōu)先權(quán)日2011年6月21日
發(fā)明者何建新 申請(qǐng)人:何建新, 北京雷音電子技術(shù)開發(fā)有限公司, 成都信息工程學(xué)院, 成都遠(yuǎn)望科技有限責(zé)任公司