專利名稱：浮雕式單晶硅敏感電阻條結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種壓力傳感器結(jié)構(gòu)，確切的說(shuō)是壓力傳感器上所使用的集成芯片的結(jié)構(gòu)。
背景技術(shù)：
目前，集成電路板在燒制的過(guò)程中，經(jīng)常是將壓敏電阻和測(cè)溫電阻粘附在芯片的表面，形成陽(yáng)文(即突出于芯片)。這種結(jié)構(gòu)方式的一個(gè)缺點(diǎn)就是連接不夠穩(wěn)固，壓敏電阻和測(cè)溫電阻在使用一段時(shí)間以后，其與芯片的連接容易產(chǎn)生松動(dòng)，而其連接本身也容易受到外力(阻力、剪力等)影響，所以適用場(chǎng)合有限，不能應(yīng)用于連接關(guān)系不斷變化或者具有移動(dòng)摩擦力、剪切力等阻力的環(huán)境，所以就大大的限制了傳感器的應(yīng)用領(lǐng)域。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是提供一種浮雕式單晶硅敏感電阻條結(jié)構(gòu)，解決壓力傳感器在受到外力影響，以及長(zhǎng)時(shí)間使用后，其結(jié)構(gòu)的連接容易產(chǎn)生松動(dòng)的問(wèn)題。本實(shí)用新型的目的是通過(guò)以下技術(shù)方案來(lái)實(shí)現(xiàn)浮雕式單晶硅敏感電阻條結(jié)構(gòu)，包括芯片基體，在芯片基體的表面設(shè)置有內(nèi)凹的嵌槽，所述嵌槽的上部開(kāi)口的寬度小于嵌槽底部的寬度，進(jìn)一步的，可以將嵌槽設(shè)置成等腰梯形或直角梯形，并且在此基礎(chǔ)上，可以進(jìn)一步的在嵌槽的底部設(shè)計(jì)成波紋形，以進(jìn)一步增大連接面積，在所述嵌槽內(nèi)澆注壓敏電阻或測(cè)溫電阻，并且所述壓敏電阻或測(cè)溫電阻的表面突出于所述芯片基體的表面。由于設(shè)計(jì)成嵌槽結(jié)構(gòu)，嵌槽呈上窄下寬，并且輔以澆注電阻條的形式，這樣就可以使電阻條穩(wěn)固的鑲嵌在嵌槽內(nèi)，可以抵抗拉力、剪切力、摩擦力等外力作用，使其連接結(jié)構(gòu)更為穩(wěn)固，能夠滿足多種應(yīng)用環(huán)境的要求。

下面根據(jù)附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)說(shuō)明。圖1是本實(shí)用新型實(shí)施例所述的浮雕式單晶硅敏感電阻條結(jié)構(gòu)的等腰梯形結(jié)構(gòu)圖。圖2是本實(shí)用新型實(shí)施例所述的浮雕式單晶硅敏感電阻條結(jié)構(gòu)的直角梯形結(jié)構(gòu)圖。圖3是本實(shí)用新型實(shí)施例所述的浮雕式單晶硅敏感電阻條結(jié)構(gòu)的L形結(jié)構(gòu)圖。圖4是底部具有波紋的浮雕式單晶硅敏感電阻條結(jié)構(gòu)的等腰梯形結(jié)構(gòu)圖。
具體實(shí)施方式
如圖1所示，本實(shí)用新型所述的浮雕式單晶硅敏感電阻條結(jié)構(gòu)，包括芯片基體1， 在芯片基體的表面設(shè)置有內(nèi)凹的嵌槽，所述嵌槽的上部開(kāi)口的寬度小于嵌槽底部的寬度，進(jìn)一步的，可以將嵌槽設(shè)置成等腰梯形(如圖1所示)、L形(如圖3所示)或直角梯形(如圖2所示)，并且在此基礎(chǔ)上，可以進(jìn)一步的在嵌槽的底部設(shè)計(jì)成波紋形(如圖4所示)，以進(jìn)一步增大連接面積，在所述嵌槽內(nèi)澆注壓敏電阻或測(cè)溫電阻2，并且所述壓敏電阻或測(cè)溫電阻2的表面突出于所述芯片基體的表面。 由于設(shè)計(jì)成嵌槽結(jié)構(gòu)，嵌槽呈上窄下寬，并且輔以澆注電阻條的形式，這樣就可以使電阻條穩(wěn)固的鑲嵌在嵌槽內(nèi)，可以抵抗拉力、剪切力、摩擦力等外力作用，使其連接結(jié)構(gòu)更為穩(wěn)固，能夠滿足多種應(yīng)用環(huán)境的要求。
權(quán)利要求1.浮雕式單晶硅敏感電阻條結(jié)構(gòu)，包括芯片基體，其特征在于，在芯片基體的表面設(shè)置有內(nèi)凹的嵌槽，所述嵌槽的上部開(kāi)口的寬度小于嵌槽底部的寬度，在所述嵌槽內(nèi)澆注壓敏電阻或測(cè)溫電阻，并且所述壓敏電阻或測(cè)溫電阻的表面突出于所述芯片基體的表面。
2.根據(jù)權(quán)利要求1所述的浮雕式單晶硅敏感電阻條結(jié)構(gòu)，其特征在于，將嵌槽設(shè)置成等腰梯形或直角梯形。
3.根據(jù)權(quán)利要求1所述的浮雕式單晶硅敏感電阻條結(jié)構(gòu)，其特征在于，在嵌槽的底部設(shè)計(jì)成波紋形。
專利摘要浮雕式單晶硅敏感電阻條結(jié)構(gòu)，包括芯片基體，在芯片基體的表面設(shè)置有內(nèi)凹的嵌槽，所述嵌槽的上部開(kāi)口的寬度小于嵌槽底部的寬度，進(jìn)一步的，可以將嵌槽設(shè)置成等腰梯形或直角梯形，并且在此基礎(chǔ)上，可以進(jìn)一步的在嵌槽的底部設(shè)計(jì)成波紋形，以進(jìn)一步增大連接面積，在所述嵌槽內(nèi)澆注壓敏電阻或測(cè)溫電阻，并且所述壓敏電阻或測(cè)溫電阻的表面突出于所述芯片基體的表面。由于設(shè)計(jì)成嵌槽結(jié)構(gòu)，嵌槽呈上窄下寬，并且輔以澆注電阻條的形式，這樣就可以使電阻條穩(wěn)固的鑲嵌在嵌槽內(nèi)，可以抵抗拉力、剪切力、摩擦力等外力作用，使其連接結(jié)構(gòu)更為穩(wěn)固，能夠滿足多種應(yīng)用環(huán)境的要求。
文檔編號(hào)G01L9/02GK202216794SQ201120321849
公開(kāi)日2012年5月9日 申請(qǐng)日期2011年8月31日 優(yōu)先權(quán)日2011年8月31日
發(fā)明者葉鵬, 周怡, 王亞斌, 童葉青, 范傳東 申請(qǐng)人:江蘇奧力威傳感高科股份有限公司