專利名稱：數(shù)字電路調(diào)試器的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及智能儀表領(lǐng)域，具體涉及一種數(shù)字電路調(diào)試器。 技術(shù)背景測試數(shù)字系統(tǒng)時(shí)，往往需要借助邏輯分析儀來觀察多路數(shù)字信號(hào)波形，以分析其邏輯關(guān)系。然而，現(xiàn)有的邏輯分析儀不僅價(jià)格昂貴，也很難普及和推廣。為此，設(shè)計(jì)了一個(gè)基于現(xiàn)場可編程門陣列(FPGA)和微處理器的簡易邏輯分析儀。它具有功能全面，價(jià)格低廉，能夠?qū)崟r(shí)分析8路數(shù)字信號(hào)的優(yōu)點(diǎn)，因此實(shí)用價(jià)值很高。在自動(dòng)控制系統(tǒng)設(shè)計(jì)、調(diào)試和電子實(shí)驗(yàn)過程中，經(jīng)常會(huì)遇到需要不同頻率的正弦波、矩形波、三角波等信號(hào)作為信號(hào)源。 常規(guī)的方法多采用分立元件非穩(wěn)態(tài)的多諧振蕩器，然后根據(jù)具體需要加入積分電路等構(gòu)成正弦、矩形、三角等波形發(fā)生器。這種信號(hào)發(fā)生器輸出頻率范圍窄且電路設(shè)計(jì)參數(shù)較繁瑣， 其頻率大小的改變往往需要通過硬件電路的切換來實(shí)現(xiàn)不同頻率范圍的使用，電路設(shè)計(jì)復(fù)雜，操作不便，因此設(shè)計(jì)了一個(gè)基于FPGA和微處理器的簡易數(shù)字信號(hào)發(fā)生器。
發(fā)明內(nèi)容為解決上述問題，本實(shí)用新型采用了 FPGA與微處理器相結(jié)合，能夠?qū)崿F(xiàn)雙功能， 即可以做為邏輯分析儀，又可以做為信號(hào)發(fā)生器，使得數(shù)字電路調(diào)試方便，快捷。為達(dá)到上述目的，本實(shí)用新型采用的技術(shù)方案是一種數(shù)字電路調(diào)試器，其特征在于包括FPGA邏輯分析模塊、雙口 RAM、FPGA波形發(fā)生模塊、橋接芯片、微處理器，所述的雙口 RAM、FPGA波形發(fā)生模塊、橋接芯片與微處理器連接；所述的FPGA邏輯分析模塊與雙口 RAM相連，用于電路邏輯功能分析；所述的雙口 RAM與微處理器相連，用于數(shù)據(jù)緩存；所述的FPGA波形發(fā)生模塊與微處理器相連，用于波形的產(chǎn)生；所述的橋接芯片采用UART-USB的方法實(shí)現(xiàn)通信方式變換；所述的微處理器接收邏輯分析模塊傳來的數(shù)據(jù)，并傳送給橋接芯片。本實(shí)用新型的第一優(yōu)選方案為，其特征在于FPGA邏輯分析模塊包括)(C3S250。本實(shí)用新型的第二優(yōu)選方案為，其特征在于雙口 RAM包括CY7C026。本實(shí)用新型的第三優(yōu)選方案為，其特征在于FPGA波形發(fā)生模塊包括 FLEXIOK100。本實(shí)用新型的第四優(yōu)選方案為，其特征在于橋接芯片包括CP2102。本實(shí)用新型的第五優(yōu)選方案為，其特征在于所述的微處理器包括S3C6410。本實(shí)用新型的技術(shù)構(gòu)思是該電路調(diào)試器能夠從待測系統(tǒng)中抓取某些數(shù)字信號(hào)的波形信息，然后通過USB接口傳送給PC主機(jī)，PC主機(jī)將所接收的數(shù)據(jù)通過波形圖的方式顯示在屏幕上，用戶可以利用波形分析待測系統(tǒng)的狀態(tài)。配置的內(nèi)容包括邏輯分析儀的觸發(fā)方式，邏輯分析儀的采樣時(shí)鐘，邏輯分析儀的采樣通道。波形發(fā)生器模塊可產(chǎn)生方波，正弦波，三角波，波形頻率及占空比可通過主機(jī)設(shè)置。[0016]本實(shí)用新型的技術(shù)優(yōu)勢操作界面簡單，設(shè)備適用性強(qiáng)即可進(jìn)行邏輯分析又可做為波形發(fā)生器。
以下結(jié)合附圖和具體實(shí)施方式
對本實(shí)用新型作進(jìn)一步描述。
圖1為本實(shí)施例整體框圖。圖2為本實(shí)施例邏輯分析模塊與雙口 RAM連接示意圖。圖3為本實(shí)施例微處理器與雙口 RAM連接示意圖。圖4為本實(shí)施例微處理器與波形發(fā)生模塊連接示意圖。圖5為本實(shí)施例微處理器與橋接芯片連接示意圖。圖6為本實(shí)施例邏輯分析部分程序圖。圖7為本實(shí)施例波形發(fā)生部分程序圖。
具體實(shí)施方式
參照圖1所示。本實(shí)用新型采用了以ARMll處理器作為CPU，CPU的功能包括邏輯分析與波形發(fā)生的控制，數(shù)據(jù)的中轉(zhuǎn)，人機(jī)交互的處理。所述的雙口 RAM、FPGA波形發(fā)生模塊、橋接芯片與微處理器連接；圖2是本實(shí)施例邏輯分析模塊與雙口 RAM連接示意圖。XC3S250芯片的內(nèi)核電壓為1.2V，I/O電壓為3.3V。為了降低電源設(shè)計(jì)的復(fù)雜性，采用專用電源芯片進(jìn)行供電。為了實(shí)現(xiàn)FPGA與微處理器的通信，可以采用雙口 RAM做為中介。該芯片有兩個(gè)操作端口，左端口和右端口，每個(gè)端口有4個(gè)控制信號(hào)，CE、0E、RW、BUSY，其中BUSY信號(hào)用于防止兩個(gè)端口的操作沖突，CE信號(hào)為端口選通信號(hào)，該端口為高電平時(shí)，對應(yīng)的端口被禁止，OE用于控制數(shù)據(jù)口的輸出，當(dāng)OE為高電平時(shí)，數(shù)據(jù)口變?yōu)楦咦钁B(tài)。圖3是本實(shí)施例微處理器與雙口 RAM連接示意圖。雙口 RAM的右邊端口連接到微處理器的GPIO上。雙口 RAM為每個(gè)端口提供了一個(gè)BUSY信號(hào)，用來檢測另一個(gè)端口是否同時(shí)在對同一個(gè)地址空間操作。 圖4是本實(shí)施例微處理器與波形發(fā)生模塊連接示意圖。FPGA中的波形發(fā)生器控制電路通過外來控制信號(hào)和數(shù)據(jù)信號(hào)決定波形發(fā)生方式，F(xiàn)PGA中設(shè)有幾個(gè)專用寄存器存儲(chǔ)波形參數(shù)。D/A轉(zhuǎn)換器負(fù)責(zé)將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，經(jīng)濾波電路后輸出，輸出波形的頻率上限與D/A器件的轉(zhuǎn)換速度有關(guān)。圖5是本實(shí)施例微處理器與橋接芯片連接示意圖。采用UART-USB橋接芯片的方法實(shí)現(xiàn)微處理器與PC機(jī)通信，其中CP2102的UART接口 T)(D和RXD，分別連接到微處理器的 UART模塊復(fù)用引腳。圖6為本實(shí)施例邏輯分析部分程序圖。FPGA主要根據(jù)控制字控制觸發(fā)方式，采樣時(shí)鐘和采樣通道等，并將采樣到的信號(hào)寫入雙口 RAM中。邏輯分析的工作過程就是數(shù)據(jù)采集、存儲(chǔ)、觸發(fā)、顯示的過程，由于它采用數(shù)字存儲(chǔ)技術(shù)，可將數(shù)據(jù)采集工作和顯示工作分開進(jìn)行，也可同時(shí)進(jìn)行，必要時(shí)，對存儲(chǔ)的數(shù)據(jù)可以反復(fù)進(jìn)行顯示，以利于對問題的分析和研[0034]圖7為本實(shí)施例波形發(fā)生部分程序圖。波形發(fā)生部分也是根據(jù)控制字來設(shè)置波形的各項(xiàng)參數(shù)，輸入?yún)?shù)完畢后，由微處理器發(fā)出啟動(dòng)命令，波形開始產(chǎn)生。
權(quán)利要求1.一種數(shù)字電路調(diào)試器，其特征在于包括FPGA邏輯分析模塊、雙口 RAM、FPGA波形發(fā)生模塊、橋接芯片、微處理器，所述的雙口 RAM、FPGA波形發(fā)生模塊、橋接芯片與微處理器連接；所述的FPGA邏輯分析模塊與雙口 RAM相連，用于電路邏輯功能分析； 所述的雙口 RAM與微處理器相連，用于數(shù)據(jù)緩存； 所述的FPGA波形發(fā)生模塊與微處理器相連，用于波形的產(chǎn)生； 所述的橋接芯片采用UART-USB的方法實(shí)現(xiàn)通信方式變換； 所述的微處理器接收邏輯分析模塊傳來的數(shù)據(jù)，并傳送給橋接芯片。
2.根據(jù)權(quán)利要求1所述的一種數(shù)字電路調(diào)試器，其特征在于FPGA邏輯分析模塊包括 XC3S250。
3.根據(jù)權(quán)利要求1所述的一種數(shù)字電路調(diào)試器，其特征在于雙口RAM包括CY7C026。
4.根據(jù)權(quán)利要求1所述的一種數(shù)字電路調(diào)試器，其特征在于FPGA波形發(fā)生模塊包括 FLEXIOK100。
5.根據(jù)權(quán)利要求1所述的一種數(shù)字電路調(diào)試器，其特征在于橋接芯片包括CP2102。
6.根據(jù)權(quán)利要求1所述的一種數(shù)字電路調(diào)試器，其特征在于所述的微處理器包括 S3C6410。
專利摘要本實(shí)用新型為實(shí)現(xiàn)數(shù)字電路的調(diào)試而設(shè)計(jì)的一種系統(tǒng)，具體涉及一種數(shù)字電路調(diào)試器。其中包括FPGA邏輯分析模塊、雙口RAM、FPGA波形發(fā)生模塊、橋接芯片、微處理器。所述FPGA邏輯分析模塊用于分析信號(hào)波形；所述雙口RAM用于FPGA與微處理器通信的中介；所述FPGA波形發(fā)生模塊用于產(chǎn)生特定的波形；所述橋接芯片實(shí)現(xiàn)微處理器與PC機(jī)的通信電路；所述微處理器用于FPGA模塊的控制及與PC主機(jī)的交互。本實(shí)用新型具有靈活，高效，實(shí)用，性價(jià)比高的特點(diǎn)，用戶操作十分簡易。
文檔編號(hào)G01R31/3177GK202305750SQ20112038923
公開日2012年7月4日 申請日期2011年10月13日 優(yōu)先權(quán)日2011年10月13日
發(fā)明者鄒雅嫻 申請人:無錫大麥創(chuàng)意設(shè)計(jì)有限公司