專利名稱：雷達(dá)信號(hào)處理機(jī)中的截位電路及其截位方法
技術(shù)領(lǐng)域：
本發(fā)明屬于雷達(dá)信號(hào)處理領(lǐng)域，特別涉及雷達(dá)信號(hào)處理機(jī)中的截位，可用于雷達(dá)信號(hào)處理中的脈沖壓縮和動(dòng)目標(biāo)檢測(cè)。
背景技術(shù)：
雷達(dá)以輻射電磁波并檢測(cè)目標(biāo)反射的回波為方式工作，通過(guò)回波提供目標(biāo)的信息，通過(guò)測(cè)量電磁波傳播到目標(biāo)并返回的時(shí)間可得到目標(biāo)的距離。目標(biāo)的方位通過(guò)方向性天線測(cè)量回波信號(hào)的到達(dá)角來(lái)確定。動(dòng)目標(biāo)的多普勒效應(yīng)使雷達(dá)接受的回波信號(hào)產(chǎn)生頻移，因而即使固定目標(biāo)的回波信號(hào)幅度比動(dòng)目標(biāo)的回波信號(hào)幅度大多個(gè)數(shù)量級(jí)時(shí)，雷達(dá)也可根據(jù)頻移將希望檢測(cè)的動(dòng)目標(biāo)和不希望檢測(cè)的固定目標(biāo)區(qū)分開。雷達(dá)通過(guò)距離分辨力和角度分辨力這兩個(gè)參數(shù)來(lái)對(duì)目標(biāo)的尺寸和形狀特征進(jìn)行識(shí)別，其中，距離分辨力由雷達(dá)信號(hào)的帶寬決定，角度分辨力由雷達(dá)天線的電尺寸決定。由上可知分辨力是衡量雷達(dá)系統(tǒng)性能的重要參數(shù)，也是衡量雷達(dá)信號(hào)處理機(jī)性能的重要指標(biāo)。通常的雷達(dá)信號(hào)處理操作由數(shù)字下變頻、脈沖壓縮、動(dòng)目標(biāo)顯示、動(dòng)目標(biāo)檢測(cè)和恒虛警組成。其中脈沖壓縮和動(dòng)目標(biāo)檢測(cè)需要對(duì)數(shù)據(jù)進(jìn)行截位，即從位寬為26比特的數(shù)據(jù)中提取其中有用的16比特位，作為輸出數(shù)據(jù)，不同的截位方法導(dǎo)致雷達(dá)系統(tǒng)具有不同的精度進(jìn)而影響雷達(dá)信號(hào)處理機(jī)的分辨力。傳統(tǒng)的截位方法有兩種，一種根據(jù)回波數(shù)據(jù)的值，人工進(jìn)行截位，這種根據(jù)人工經(jīng)驗(yàn)進(jìn)行截位的方法會(huì)造成系統(tǒng)的自動(dòng)化程度低、精度低，且容易出現(xiàn)漏洞進(jìn)而影響雷達(dá)系統(tǒng)的工作，造成虛警誤警；另一種方法是直接截取數(shù)據(jù)的高位，這種方法自動(dòng)化程度高，但是精度不高。如在論文《基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)》中提到的截位方法就是采用截取高位的方法，這會(huì)使一些有用的信息被丟掉，影響精度。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述傳統(tǒng)技術(shù)的不足，提出一種能避免原有數(shù)據(jù)的有效信息被丟失的雷達(dá)信號(hào)處理機(jī)的截位電路及其截位方法，使被截位數(shù)據(jù)的有效信息得到充分的利用，提高雷達(dá)信號(hào)處理機(jī)中脈沖壓縮單元和動(dòng)目標(biāo)檢測(cè)單元的精度。實(shí)現(xiàn)本發(fā)明目的技術(shù)思路是，利用前一組數(shù)據(jù)的最大值來(lái)決定當(dāng)前組數(shù)據(jù)的截位位置，以保證原有數(shù)據(jù)中的有效信息被充分利用。其具體實(shí)現(xiàn)步驟如下為實(shí)現(xiàn)上述目的，本發(fā)明雷達(dá)信號(hào)處理機(jī)中的截位電路，包括歸一化單元、選大單元和截取單元；
所述歸一化單元，包括反相器、累加器和第一二選一多路選擇器；反相器用于對(duì)輸入數(shù)據(jù)D進(jìn)行取反，取反后的數(shù)據(jù)進(jìn)入累加器；累加器對(duì)該數(shù)據(jù)進(jìn)行加1，得到補(bǔ)碼數(shù)據(jù)R ；第一二選一多路選擇器根據(jù)輸入數(shù)據(jù)D的最高位選擇輸出數(shù)據(jù)，如果輸入數(shù)據(jù)D的最高位為1，則第一二選一多路選擇器的輸出數(shù)據(jù)為R，否則第一二選一多路選擇器的輸出數(shù)據(jù)為D ；
所述選大單元，包含二輸入或門、第一數(shù)據(jù)寄存器、第二二選一多路選擇器、二十五選一多路選擇器和第一計(jì)數(shù)器；二輸入或門對(duì)當(dāng)前脈沖重復(fù)周期PRT內(nèi)所有數(shù)據(jù)取或后，通過(guò)第一數(shù)據(jù)寄存器輸出寄存操作的結(jié)果P給二十五多路選擇器，并將寄存結(jié)果P反饋給二輸入或門；第二二選一多路選擇器根據(jù)第一計(jì)數(shù)器的值選擇輸出數(shù)據(jù)Q ;第一計(jì)數(shù)器對(duì)脈沖重復(fù)周期PRT內(nèi)輸入數(shù)據(jù)的個(gè)數(shù)進(jìn)行計(jì)數(shù)；二十五選一多路選擇器根據(jù)輸出數(shù)據(jù)Q的值，選出Q的最高非零位所在的位置η，η為自然數(shù)，O ^ n ^ 25 ； 所述截位單元，包含第三二選一多路選擇器、第二計(jì)數(shù)器、第二數(shù)據(jù)寄存器和十二多選一多路選擇器；第二計(jì)數(shù)器對(duì)脈沖重復(fù)周期PRT內(nèi)輸入數(shù)據(jù)的個(gè)數(shù)進(jìn)行計(jì)數(shù)；第三二選一多路選擇器根據(jù)第二計(jì)數(shù)器的值選擇輸出數(shù)據(jù)，如果第二計(jì)數(shù)器的值等于脈沖重復(fù)周期PRT內(nèi)數(shù)據(jù)的個(gè)數(shù)，則輸出數(shù)據(jù)m為選大單元的輸出結(jié)果n，否則輸出數(shù)據(jù)m為該第三二選一多路選擇器的輸出值經(jīng)過(guò)第二數(shù)據(jù)寄存器寄存之后的反饋值r ;該第三二選一多路選擇器的輸出數(shù)據(jù)m作為十三選一多路選擇器的選擇信號(hào)，如果m = 24或者m = 25，則該十三選一多路選擇器輸出結(jié)果為歸一化單兀輸入數(shù)據(jù)D的前16位；如果14 < m < 23,則輸出結(jié)果的最高位為歸一化單元輸入數(shù)據(jù)D的最高位，輸出結(jié)果的后15位為歸一化單元輸入數(shù)據(jù)D的第m+1位到m-13位；如果O彡m彡13，則輸出結(jié)果的最高位為歸一化單元輸入數(shù)據(jù)D的最高位，輸出結(jié)果的后15位為歸一化單元輸入數(shù)據(jù)D的后15位。所述的歸一化單元、選大單元和截取單元依次串聯(lián)連接。所述的選大單元中的第二二選一多路選擇器，是根據(jù)第一計(jì)數(shù)器的值選擇輸出數(shù)據(jù)Q，如果第一計(jì)數(shù)器的值等于脈沖重復(fù)周期PRT內(nèi)數(shù)據(jù)的個(gè)數(shù)，則第二二選一多路選擇器的輸出數(shù)據(jù)Q為選大單元中第一數(shù)據(jù)寄存器的輸出結(jié)果P，否則第二二選一多路選擇器的輸出數(shù)據(jù)Q為O。所述選大單元中的二十五選一多路選擇器，是根據(jù)第二二選一多路選擇器的輸出數(shù)據(jù)Q的值選擇輸出數(shù)據(jù)n，如果Q的最高非零位的位置為a，則輸出數(shù)據(jù)n = a，如果Q =0，則輸出數(shù)據(jù)η = O ;截位電路中所述的第二計(jì)數(shù)器用于對(duì)輸入到截位電路中的數(shù)據(jù)進(jìn)行計(jì)數(shù)，每進(jìn)一個(gè)數(shù)計(jì)數(shù)器的值加一，當(dāng)計(jì)數(shù)器的值等于脈沖重復(fù)周期PRT內(nèi)的數(shù)據(jù)數(shù)時(shí)，計(jì)數(shù)器清零；截取單元中十三選一多路選擇器的輸入分別是歸一化單元輸入數(shù)據(jù)D的前16位；歸一化單元輸入數(shù)據(jù)D的最高位和歸一化單元輸入數(shù)據(jù)D的第m+1位到m-13位的位拼接，這里14 < m < 23 ;歸一化單元輸入數(shù)據(jù)D的最高位和歸一化單元輸入數(shù)據(jù)D的后15位的位拼接，這里O彡m彡13。為了實(shí)現(xiàn)上述目的，本發(fā)明利用所述截位電路進(jìn)行截位的方法，包括如下步驟I)使用歸一化單元對(duì)輸入數(shù)據(jù)D進(jìn)行歸一化，如果輸入數(shù)據(jù)D是負(fù)數(shù)，則歸一化單元輸出輸入數(shù)據(jù)D的相反數(shù)，如果輸入數(shù)據(jù)D是正數(shù)或零，則歸一化單元輸出輸入數(shù)據(jù)D本身；2)使用選大單元對(duì)當(dāng)前脈沖重復(fù)周期PRT內(nèi)由歸一化單元輸出的所有數(shù)據(jù)進(jìn)行邏輯或操作，得到數(shù)據(jù)A，并確定數(shù)據(jù)A中的最高非零位位置P，作為選大單元的輸出，其中P為自然數(shù)，O彡P(guān)彡25 ；3)截取單元對(duì)下一組脈沖重復(fù)周期PRT內(nèi)的輸入數(shù)據(jù)D進(jìn)行截取，取其最高位作為輸出數(shù)據(jù)的最高位；并根據(jù)數(shù)據(jù)A中的最高非零位位置P進(jìn)行輸出數(shù)據(jù)的后15位截取，如果P = 24或者P = 25，則將輸入數(shù)據(jù)D的第24位到第10位作為輸出結(jié)果的后15位；如果14≤p≤23，則將輸入數(shù)據(jù)D的第p+1位到第p-13位作為輸出結(jié)果的后15位；如果
O≤p≤13，則輸入數(shù)據(jù)D的后15位作為輸出結(jié)果的后15位。本發(fā)明由于采用選大單元對(duì)當(dāng)前脈沖重復(fù)周期PRT內(nèi)由歸一化單元輸出的所有數(shù)據(jù)進(jìn)行邏輯或操作，因而使被截位數(shù)據(jù)的有效信息得到充分的利用；同時(shí)由于截取單元根據(jù)選大單元輸出數(shù)據(jù)最高非零位的位置進(jìn)行截位，因而提高了雷達(dá)信號(hào)處理機(jī)中脈沖壓縮單元和動(dòng)目標(biāo)檢測(cè)單元的精度；此外由于截位單元直接對(duì)輸入數(shù)據(jù)進(jìn)行截位，因而提高了它的實(shí)時(shí)性，同時(shí)相比于人工截位的方法，它的自動(dòng)化程度更高；仿真結(jié)果表明，本發(fā)明顯著提高了檢測(cè)精度、且實(shí)時(shí)性強(qiáng)，自動(dòng)化程度高。


圖I為本發(fā)明雷達(dá)信號(hào)處理截位單元的整體電路圖；圖2為本發(fā)明雷達(dá)信號(hào)處理截位單元的方法流程圖；圖3為本發(fā)明雷達(dá)信號(hào)處理截位單元的輸出數(shù)據(jù)波形圖；圖4為用本發(fā)明和現(xiàn)有方法對(duì)最高非零位位置P = 23時(shí)的截位仿真數(shù)據(jù)對(duì)比圖；圖5為用本發(fā)明和現(xiàn)有方法對(duì)最高非零位位置P = 13時(shí)的截位仿真數(shù)據(jù)對(duì)比圖。
具體實(shí)施例方式參照?qǐng)D1，本發(fā)明的截位電路，包括歸一化單元、選大單元和截取單元，它們之間依次串聯(lián)連接。所述歸一化單元，包括反相器I、累加器(2)和第一二選一多路選擇器(3);反相器
(I)用于對(duì)輸入數(shù)據(jù)D進(jìn)行取反，取反后的數(shù)據(jù)進(jìn)入累加器(2);累加器(2)對(duì)該數(shù)據(jù)進(jìn)行加1，得到補(bǔ)碼數(shù)據(jù)R ;第一二選一多路選擇器(3)根據(jù)輸入數(shù)據(jù)D的最高位選擇輸出數(shù)據(jù)，如果輸入數(shù)據(jù)D的最高位為1，則第一二選一多路選擇器(3)的輸出數(shù)據(jù)為R，否則第一二選一多路選擇器(3)的輸出數(shù)據(jù)為D ；所述選大單元，包含二輸入或門(4)、第一數(shù)據(jù)寄存器(5)、第二二選一多路選擇器(6)、二十五選一多路選擇器(7)和第一計(jì)數(shù)器(8) ;二輸入或門(4)對(duì)當(dāng)前脈沖重復(fù)周期PRT內(nèi)所有數(shù)據(jù)取或后，通過(guò)第一數(shù)據(jù)寄存器(5)輸出寄存操作的結(jié)果P給二十五多路選擇器(7)，并將寄存結(jié)果P反饋給二輸入或門(4);第二二選一多路選擇器￠)，是根據(jù)第一計(jì)數(shù)器(8)的值選擇輸出數(shù)據(jù)Q，如果第一計(jì)數(shù)器(8)的值等于脈沖重復(fù)周期PRT內(nèi)數(shù)據(jù)的個(gè)數(shù)，則第二二選一多路選擇器(6)的輸出數(shù)據(jù)Q為選大單元中第一數(shù)據(jù)寄存器(5)的輸出結(jié)果P，否則第二二選一多路選擇器(6)的輸出數(shù)據(jù)Q為O ;第一計(jì)數(shù)器(8)對(duì)脈沖重復(fù)周期PRT內(nèi)輸入數(shù)據(jù)的個(gè)數(shù)進(jìn)行計(jì)數(shù)，每輸入一個(gè)數(shù)據(jù)第一計(jì)數(shù)器(8)的值加一，當(dāng)?shù)谝挥?jì)數(shù)器(8)的值等于脈沖重復(fù)周期PRT內(nèi)的數(shù)據(jù)數(shù)時(shí)，第一計(jì)數(shù)器(8)清零；二十五選一多路選擇器(7)根據(jù)第二二選一多路選擇器￠)的輸出數(shù)據(jù)Q的值選擇輸出數(shù)據(jù)n，如果Q的最高非零位的位置為a，則輸出數(shù)據(jù)n = a，如果Q = 0，則輸出數(shù)據(jù)η = 0，η為自然數(shù)，O彡η彡25 ;所述截位單元，包含第三二選一多路選擇器(9)、第二計(jì)數(shù)器(10)、第二數(shù)據(jù)寄存器(11)和十二多選一多路選擇器(12);第二計(jì)數(shù)器(10)用于對(duì)輸入到截位電路中的數(shù)據(jù)進(jìn)行計(jì)數(shù)，每進(jìn)一個(gè)數(shù)第二計(jì)數(shù)器(10)的值加一，當(dāng)?shù)诙?jì)數(shù)器(10)的值等于脈沖重復(fù)周期PRT內(nèi)的數(shù)據(jù)數(shù)時(shí)，第二計(jì)數(shù)器(10)清零；第三二選一多路選擇器(9)根據(jù)第二計(jì)數(shù)器
(10)的值選擇輸出數(shù)據(jù)，如果第二計(jì)數(shù)器(10)的值等于脈沖重復(fù)周期PRT內(nèi)數(shù)據(jù)的個(gè)數(shù)，則輸出數(shù)據(jù)m為選大單元的輸出結(jié)果n，否則輸出數(shù)據(jù)m為該第三二選一多路選擇器(9)的輸出值經(jīng)過(guò)第二數(shù)據(jù)寄存器(11)寄存之后的反饋值r ;該第三二選一多路選擇器(9)的輸出數(shù)據(jù)m作為十三選一多路選擇器(12)的選擇信號(hào)；如果m = 24或者m = 25，則該十三選一多路選擇器(12)輸出結(jié)果為歸一化單兀輸入數(shù)據(jù)D的前16位；如果14 Sm <23,則輸出結(jié)果的最高位為歸一化單元輸入數(shù)據(jù)D的最高位，輸出結(jié)果的后15位為歸一化單元輸入數(shù)據(jù)D的第m+1位到m-13位；如果O彡m彡13,則輸出結(jié)果的最高位為歸一化單元輸入數(shù)據(jù)D的最高位，輸出結(jié)果的后15位為歸一化單元輸入數(shù)據(jù)D的后15位。參照?qǐng)D2，本發(fā)明的截位方法，包括如下步驟步驟1，使用歸一化單元對(duì)輸入數(shù)據(jù)D進(jìn)行歸一化，如果輸入數(shù)據(jù)D是負(fù)數(shù)，則歸一化單元的輸出為輸入數(shù)據(jù)D的相反數(shù)，如果輸入數(shù)據(jù)D是正數(shù)或零，則歸一化單元的輸出為輸入數(shù)據(jù)D的本身,其中輸入數(shù)據(jù)D為26比特位的數(shù)據(jù)，即第O位到第25位。步驟2，在雷達(dá)回波信號(hào)的當(dāng)前組脈沖重復(fù)周期PRT內(nèi)，使用選大單元對(duì)由歸一化單元輸出的所有數(shù)據(jù)進(jìn)行邏輯或操作，得到所有數(shù)據(jù)的邏輯或結(jié)果A，并將該邏輯或結(jié)果A中的最高非零位位置P，作為選大單元的輸出結(jié)果W，其中P為自然數(shù)，O < P < 25。步驟3，截取單元對(duì)雷達(dá)回波信號(hào)的下一組脈沖重復(fù)周期PRT內(nèi)的輸入數(shù)據(jù)D進(jìn)行截取，截取后的輸出數(shù)據(jù)為16比特位的數(shù)據(jù)，即第O位到第15位3a)取輸入數(shù)據(jù)D的最高位，即第25位作為輸出數(shù)據(jù)的第15位；3b)根據(jù)選大單元的輸出結(jié)果W對(duì)輸出數(shù)據(jù)的后15位進(jìn)行截??；如果W = 24或者W = 25，則將輸入數(shù)據(jù)D的第24位到第10位作為輸出結(jié)果的后15位；如果14 < W < 23，則將輸入數(shù)據(jù)D的第W+1位到第W-13位作為輸出結(jié)果的后15位；如果O彡W彡13，則將輸入數(shù)據(jù)D的后15位作為輸出結(jié)果的后15位。本發(fā)明的效果可通過(guò)以下仿真進(jìn)一步說(shuō)明仿真1，本發(fā)明使用VerilogHDL語(yǔ)言對(duì)整個(gè)電路進(jìn)行寄存器傳輸RTL級(jí)代碼描述，用matlab編寫程序作為雷達(dá)信號(hào)處理截位模塊的數(shù)據(jù)準(zhǔn)備，使用Cadence公司的NC-Verilog工具完成功能仿真，結(jié)果如圖3所示。仿真2,當(dāng)選大單元輸出的最高非零位位置P = 23時(shí),利用NC-Verilog工具對(duì)本發(fā)明中的截取方法進(jìn)行仿真，提取仿真數(shù)據(jù)Xl ;再次利用NC-Verilog工具對(duì)現(xiàn)有《基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)》中的截取方法進(jìn)行仿真，提取仿真數(shù)據(jù)Y1，并用matlab對(duì)仿真數(shù)據(jù)Xl和Yl進(jìn)行對(duì)比，對(duì)比結(jié)果如圖4所示，圖4中橫坐標(biāo)為時(shí)間，縱坐標(biāo)為回波信號(hào)幅值，其中，圖4(a)為采用本發(fā)明進(jìn)行截取的數(shù)據(jù)Xl的仿真結(jié)果圖，圖4(b)為采用現(xiàn)有《基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)》中的截取方法進(jìn)行截取的數(shù)據(jù)Yl的仿真結(jié)果圖。仿真3,當(dāng)選大單元輸出的最高非零位位置P = 13時(shí),利用NC-Verilog工具對(duì)本發(fā)明中的截取方法進(jìn)行仿真，提取仿真數(shù)據(jù)X2 ;利用NC-Verilog工具對(duì)現(xiàn)有《基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)》中 的截取方法進(jìn)行仿真，提取仿真數(shù)據(jù)Y2，并用matlab對(duì)仿真數(shù)據(jù)X2和Y2進(jìn)行對(duì)比，對(duì)比結(jié)果如圖5所示，圖5中橫坐標(biāo)為時(shí)間，縱坐標(biāo)為回波信號(hào)幅值，其中，圖5(a)為采用本發(fā)明進(jìn)行截取的數(shù)據(jù)X2的仿真結(jié)果圖，圖5(b)為采用《基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)》中的截取方法進(jìn)行截取的數(shù)據(jù)Y2的仿真結(jié)果 圖4和圖5表明若選大單元輸出的最高非零位位置P滿足14 < P < 23，則本發(fā)明的精度比現(xiàn)有《基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)》中的截取方法提高了 224-p倍；若P < 14，則本發(fā)明的精度比現(xiàn)有《基于FPGA的數(shù)字脈沖壓縮系統(tǒng)實(shí)現(xiàn)》中的截取方法提高
211 倍。
權(quán)利要求
1.一種雷達(dá)信號(hào)處理機(jī)中的截位電路，其特征在于，它包括歸一化單兀、選大單兀和截取單元； 所述歸一化單元，包括反相器(I)、累加器(2)和第一二選一多路選擇器(3);反相器(1)用于對(duì)輸入數(shù)據(jù)D進(jìn)行取反，取反后的數(shù)據(jù)進(jìn)入累加器(2);累加器(2)對(duì)該數(shù)據(jù)進(jìn)行加1，得到補(bǔ)碼數(shù)據(jù)R ;第一二選一多路選擇器(3)根據(jù)輸入數(shù)據(jù)D的最高位選擇輸出數(shù)據(jù)，如果輸入數(shù)據(jù)D的最高位為1，則第一二選一多路選擇器(3)的輸出數(shù)據(jù)為R，否則第一二選一多路選擇器(3)的輸出數(shù)據(jù)為D ； 所述選大單元，包含二輸入或門(4)、第一數(shù)據(jù)寄存器(5)、第二二選一多路選擇器(6)、二十五選一多路選擇器(7)和第一計(jì)數(shù)器(8) ;二輸入或門(4)對(duì)當(dāng)前脈沖重復(fù)周期PRT內(nèi)所有數(shù)據(jù)取或后，通過(guò)第一數(shù)據(jù)寄存器(5)輸出寄存操作的結(jié)果P給二十五選一多路選擇器(7)，并將寄存結(jié)果P反饋給二輸入或門(4);第二二選一多路選擇器(6)根據(jù)第一計(jì)數(shù)器(8)的值選擇輸出數(shù)據(jù)Q ;第一計(jì)數(shù)器(8)對(duì)脈沖重復(fù)周期PRT內(nèi)輸入數(shù)據(jù)的個(gè)數(shù)進(jìn)行計(jì)數(shù)；二十五選一多路選擇器⑵根據(jù)輸出數(shù)據(jù)Q的值，選出Q的最高非零位所在的位置η, η為自然數(shù),O彡η彡25 ; 所述截位單元，包含第三二選一多路選擇器(9)、第二計(jì)數(shù)器(10)、第二數(shù)據(jù)寄存器(II)和十二多選一多路選擇器(12);第二計(jì)數(shù)器(10)對(duì)脈沖重復(fù)周期PRT內(nèi)輸入數(shù)據(jù)的個(gè)數(shù)進(jìn)行計(jì)數(shù)；第三二選一多路選擇器(9)根據(jù)第二計(jì)數(shù)器(10)的值選擇輸出數(shù)據(jù)，如果第二計(jì)數(shù)器(10)的值等于脈沖重復(fù)周期PRT內(nèi)數(shù)據(jù)的個(gè)數(shù)，則輸出數(shù)據(jù)m為選大單元的輸出結(jié)果n，否則輸出數(shù)據(jù)m為該第三二選一多路選擇器(9)的輸出值經(jīng)過(guò)第二數(shù)據(jù)寄存器(11)寄存之后的反饋值r;該第三二選一多路選擇器(9)的輸出數(shù)據(jù)m作為十三選一多路選擇器(12)的選擇信號(hào)，如果m = 24或者m = 25，則該十三選一多路選擇器(12)輸出結(jié)果為歸一化單元輸入數(shù)據(jù)D的前16位；如果14 < m < 23，則輸出結(jié)果的最高位為歸一化單元輸入數(shù)據(jù)D的最高位，輸出結(jié)果的后15位為歸一化單元輸入數(shù)據(jù)D的第m+1位到m-13位；如果O < m < 13，則輸出結(jié)果的最高位為歸一化單元輸入數(shù)據(jù)D的最高位，輸出結(jié)果的后15位為歸一化單元輸入數(shù)據(jù)D的后15位。
2.根據(jù)權(quán)利要求I所述的截位電路，其特征在于，歸一化單元、選大單元和截取單元依次串聯(lián)連接。
3.根據(jù)權(quán)利要求I所述的截位電路，其特征在于，選大單元中的第二二選一多路選擇器(6)，是根據(jù)第一計(jì)數(shù)器(8)的值選擇輸出數(shù)據(jù)Q，如果第一計(jì)數(shù)器(8)的值等于脈沖重復(fù)周期PRT內(nèi)數(shù)據(jù)的個(gè)數(shù)，則第二二選一多路選擇器(6)的輸出數(shù)據(jù)Q為選大單元中第一數(shù)據(jù)寄存器(5)的輸出結(jié)果P，否則第二二選一多路選擇器(6)的輸出數(shù)據(jù)Q為O。
4.根據(jù)權(quán)利要求I所述的截位電路，其特征在于，選大單元中的二十五選一多路選擇器(7)，是根據(jù)第二二選一多路選擇器￠)的輸出數(shù)據(jù)Q的值選擇輸出數(shù)據(jù)n，如果Q的最高非零位的位置為a,則輸出數(shù)據(jù)n = a,如果Q = O,則輸出數(shù)據(jù)η = O。
5.根據(jù)權(quán)利要求I所述的截位電路，其特征在于，截位電路中所述的第二計(jì)數(shù)器(10)用于對(duì)輸入到截位電路中的數(shù)據(jù)進(jìn)行計(jì)數(shù)，每進(jìn)一個(gè)數(shù)計(jì)數(shù)器的值加一，當(dāng)計(jì)數(shù)器的值等于脈沖重復(fù)周期PRT內(nèi)的數(shù)據(jù)數(shù)時(shí)，計(jì)數(shù)器清零；截取單元中十三選一多路選擇器(12)的輸入分別是歸一化單元輸入數(shù)據(jù)D的前16位；歸一化單元輸入數(shù)據(jù)D的最高位和歸一化單元輸入數(shù)據(jù)D的第m+1位到m-13位的位拼接，這里14彡m彡23 ;歸一化單元輸入數(shù)據(jù)D的最高位和歸一化單元輸入數(shù)據(jù)D的后15位的位拼接，這里O < m < 13。
6.一種雷達(dá)信號(hào)處理機(jī)中的截位方法，包括如下步驟 1)使用歸一化單元對(duì)輸入數(shù)據(jù)D進(jìn)行歸一化，如果輸入數(shù)據(jù)D是負(fù)數(shù)，則歸一化單元輸出輸入數(shù)據(jù)D的相反數(shù)，如果輸入數(shù)據(jù)D是正數(shù)或零，則歸一化單元輸出輸入數(shù)據(jù)D本身； 2)使用選大單元對(duì)當(dāng)前脈沖重復(fù)周期PRT內(nèi)由歸一化單元輸出的所有數(shù)據(jù)進(jìn)行邏輯或操作，得到數(shù)據(jù)A，并確定數(shù)據(jù)A中的最高非零位位置P，作為選大單元的輸出，其中P為自然數(shù)，O彡P(guān)彡25 ； 3)截取單元對(duì)下一組脈沖重復(fù)周期PRT內(nèi)的輸入數(shù)據(jù)D進(jìn)行截取，即取輸入數(shù)據(jù)D的最高位作為輸出數(shù)據(jù)的最高位，并根據(jù)數(shù)據(jù)A中的最高非零位位置P對(duì)輸出數(shù)據(jù)的后15位進(jìn)行截取，如果P = 24或者P = 25，則將輸入數(shù)據(jù)D的第24位到第10位作為輸出結(jié)果的后15位；如果14彡P(guān)彡23，則將輸入數(shù)據(jù)D的第p+1位到第p_13位作為輸出結(jié)果的后15位；如果O < P < 13，則輸入數(shù)據(jù)D的后15位作為輸出結(jié)果的后15位。
全文摘要
本發(fā)明公開了一種雷達(dá)信號(hào)處理機(jī)中的截位電路及其方法，主要解決現(xiàn)有雷達(dá)信號(hào)處理中脈沖壓縮和動(dòng)目標(biāo)檢測(cè)截位模塊精度低的問(wèn)題。本發(fā)明包括歸一化單元、選大單元和截取單元；歸一化單元利用反相器、累加器和二選一多路選擇器實(shí)現(xiàn)對(duì)輸入數(shù)據(jù)的歸一化，其輸出數(shù)據(jù)作為選大單元的輸入數(shù)據(jù)；選大單元使用二輸入或門、數(shù)據(jù)寄存器、二選一多路選擇器、二十五選一多路選擇器和計(jì)數(shù)器來(lái)實(shí)現(xiàn)對(duì)一組輸入數(shù)據(jù)中的最大數(shù)據(jù)中最高非零位的位數(shù)的選擇，并將該選擇結(jié)果作為截取單元的輸入數(shù)據(jù)；截取單元使用二選一多路選擇器、計(jì)數(shù)器、數(shù)據(jù)寄存器和十二選一多路選擇器來(lái)實(shí)現(xiàn)對(duì)輸入數(shù)據(jù)的截位。本發(fā)明相對(duì)于傳統(tǒng)方法具有截位精度高的優(yōu)點(diǎn)，可用于雷達(dá)信號(hào)處理。
文檔編號(hào)G01S7/41GK102621538SQ201210118318
公開日2012年8月1日 申請(qǐng)日期2012年4月20日 優(yōu)先權(quán)日2012年4月20日
發(fā)明者史江一, 楊哲, 田映輝, 蘇濤, 邸志雄, 郝躍, 閔俊紅, 馬佩軍, 馬曉華 申請(qǐng)人:西安電子科技大學(xué)