專利名稱：基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路及實現(xiàn)方法
技術(shù)領(lǐng)域：
本發(fā)明屬于電流檢測電路領(lǐng)域，涉及一種應(yīng)用于微控制器方式的智能電池及電池組保護和計量的智能控制電路中的電流檢測電路。
背景技術(shù)：
近幾年來，便攜式電子產(chǎn)品的迅猛發(fā)展促進了電池技術(shù)的更新?lián)Q代，鎳鉻電池、鎳氫電池以及普通一次性電池在重量、體積、能量比及可循環(huán)充放電利用上已經(jīng)不能滿足日益進步的現(xiàn)代便攜設(shè)備的供電要求。尤其是最近，以攜帶電話為代表的電子產(chǎn)品小型輕量化和以筆記本電腦所用的智能電池為代表的可充電電池的高性能化對電池提出了更高的要求?？沙潆娛诫姵厥强芍貜褪褂玫碾姵?，其中鋰電池具有體積小、能量密度高、無記憶效應(yīng)、循環(huán)壽命高、高電壓電池、自放電率低、環(huán)保無污染等優(yōu)點，成為了便攜式產(chǎn)品的主要電源，尤其在筆記本電腦供電方面，其優(yōu)異的高能量優(yōu)勢得到了充分的體現(xiàn)。但是由于能量密度高及特有的化學特性，鋰離子電池的安全性和穩(wěn)定性方面也存在隱患，如過充和過高溫可能會燃燒甚至導致爆炸，過放電可能造成電池本身的損壞，或者在不正常的情況下突然斷電對電池造成影響或損壞。所以，在智能電池系統(tǒng)中對充放電電流進行實時的檢測非常重要。因此充放電電流檢測是智能電池管理系統(tǒng)中的不可或缺的關(guān)鍵組成部分。圖I顯示了一種采用微控制器(MCU)的電池組充電保護及計量智能控制電路的基本框架。電池保護及計量智能控制電路連接到電池/電池組上。通常電池智能控制系統(tǒng)通常包含模擬前端(AFE)采集電池電壓、為微控制器提供電源電壓并接收微控制器的開關(guān)的控制命令；M0SFET開關(guān)在AFE的控制下完成充放電的控制；微控制器完成電池的智能控制和管理，其中在微控制器中包括電池電流檢測電路。微控制器通過電流檢測電路對電池的充、放電電流進行檢測，測得的電流通過數(shù)據(jù)總線傳輸?shù)轿⒖刂破髦械腃PU。CPU根據(jù)一定算法，進行電量的增減，實現(xiàn)實時檢測。目前電流檢測電路主要有三種方式第一種方式如圖2所示，串聯(lián)在回路中的敏感電阻將充放電電流轉(zhuǎn)化成電壓信號，然后經(jīng)前置放大模塊電平移位并放大，通過模數(shù)轉(zhuǎn)換器(ADC)轉(zhuǎn)換為相應(yīng)的數(shù)字量，再通過數(shù)據(jù)總線傳輸?shù)紺PU進行計算。智能電池組的充放電電流的變化范圍可能從幾個毫安到幾十個安培，其動態(tài)范圍將超過104，這將要求高動態(tài)范圍的模數(shù)轉(zhuǎn)換器。同時為了減小電池組的內(nèi)阻并降低功耗，通常選取的電阻值在毫歐量級。然而當充、放電電流在毫安量級時，轉(zhuǎn)換成的電壓信號在幾個微伏量級，這樣就需要高精度的ADC來進行電壓的轉(zhuǎn)換。而且電池檢測要求實時檢測，需要一定的轉(zhuǎn)換速度要求。這樣模數(shù)轉(zhuǎn)換器的速度、精度和動態(tài)范圍都需要折中考慮，這樣大大地增加了電路的實現(xiàn)難度，硬件的復雜性和實現(xiàn)成本。第二種傳統(tǒng)檢測電路如圖3所示，它的工作方式采用電流 積分方式。充放電電流通過敏感電阻轉(zhuǎn)換為電壓值，在控制電路的控制下，通過積分器對轉(zhuǎn)換的電壓進行積分并與一個電平閾值進行比較，然后通過一個控制計數(shù)器計數(shù)得到數(shù)字信號，在每一次積分結(jié)束時，將結(jié)果存入結(jié)果寄存器中，而后通過數(shù)據(jù)總線傳輸?shù)紺PU。實際上積分的方法是對輸入信號積分后取檢測電流平均值，這樣使模擬輸入的噪聲和交流干擾大大減小。此方法在電池電量的基本值上補償了電池溫度、放電電流、以及電池自放電、電池老化的影響，從而得到相對精確的電池可輸出電量值，而且具有較小的硬件規(guī)模。但其精度受積分常數(shù)RC的精度和穩(wěn)定性的影響，同時由于采用計數(shù)器完成對積分值的轉(zhuǎn)換，造成此檢測電路工作速度很低。第三種檢測電路如圖4所示，充放電電流通過敏感電阻轉(zhuǎn)換為電壓值，斜坡信號發(fā)生器的輸出和敏感電阻兩端的電壓連接到充放電比較器的輸入，充放電比較器的輸出連接時間數(shù)字轉(zhuǎn)換器(TDC)轉(zhuǎn)換成數(shù)字信號存入結(jié)果寄存器中，也連接到充放電標志判決電路形成充放電標志，也保存到結(jié)果寄存器中，兩部分結(jié)果交給MCU中的中央處理單元(CPU)進行分析及電池的控制。實質(zhì)上此方法就是通過斜波信號發(fā)生器和比較器把測得的電壓轉(zhuǎn)換成時間信號，即實現(xiàn)電壓時間轉(zhuǎn)換，再通過時間數(shù)字轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字輸出。如圖4中虛線所示，此方法實現(xiàn)方式新穎，而且時間數(shù)字轉(zhuǎn)換器可以用數(shù)字工藝實現(xiàn)，具有較小的硬件規(guī)模。但所測電壓是經(jīng)過了兩級的轉(zhuǎn)換，即電壓時間轉(zhuǎn)換和時間數(shù)字轉(zhuǎn)換，其精度和速度都受到斜波信號發(fā)生器和比較器組成的電壓時間轉(zhuǎn)換和時間數(shù)字轉(zhuǎn)換的測量速度和測量精度的限制，而且也無法實現(xiàn)全數(shù)字化實現(xiàn)。

發(fā)明內(nèi)容
本發(fā)明是為了解決現(xiàn)有的智能電池和電池組的檢測電路速度低和工藝實現(xiàn)難度大的問題，提出的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路及實現(xiàn)方法?；趬嚎匮訒r鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，它包括敏感電阻、電平移位電路、充放電標志判決電路、基準及偏置電路、壓控延時鏈、可調(diào)節(jié)壓控延時鏈、延時調(diào)整電路、時間比較器、時域逐次逼近控制邏輯電路、結(jié)果鎖存器、時鐘和CPU，敏感電阻串聯(lián)在電池的充放電回路中，電平移位電路用于采集敏感電阻的端電壓，基準及偏置電路輸出第一基準及偏置電壓信號給電平移位電路，電平移位電路根據(jù)該基準及偏置電壓信號對輸入的端電壓進行偏移，并將偏移后的電平信號Vctrl同時輸出給充放電標志判決電路和壓控延時鏈，基準及偏置電路輸出第二基準及偏置電壓信號給充放電標志判決電路，充放電標志判決電路對比輸入的兩個信號后輸出充放電標志信息給結(jié)果鎖存器，延時調(diào)整電路輸出第一脈沖信號T1給壓控延時鏈，延時調(diào)整電路還輸出第二脈沖信號T2給可調(diào)節(jié)壓控延時鏈，壓控延時鏈在輸入的第一脈沖信號控制下將輸入的電平信號Td輸出給時間比較器，可調(diào)節(jié)壓控延時鏈在輸入的第二脈沖信號Ta的控制下將輸入的時鐘脈沖信號輸出給時間比較器，時間比較器將兩個輸入信號的比較結(jié)果輸出給時域逐次逼近控制邏輯電路，時鐘分別為時域逐次逼近控制邏輯電路和結(jié)果鎖存器提供時鐘脈沖信號，時域逐次逼近控制邏輯電路在時鐘脈沖信號的控制輸出數(shù)字信號Dn Dtl給延時調(diào)整電路，時域逐次逼近控制邏輯電路在時鐘脈沖信號的控制輸出脈沖信號Ttl給可調(diào)節(jié)壓控延時鏈，時域逐次逼近控制邏輯電路還輸出數(shù)字信號Dn Dtl給結(jié)果鎖存器，鎖存器在輸入的時鐘信號的控制下鎖存輸入的測量結(jié)果，并在脈沖信號的控制下將鎖存的信息輸出給CPU。基于上述基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路的實現(xiàn)方法為，電平移位電路的電平信號Vctrl輸出連接到壓控延時鏈上使延時調(diào)整電路輸出到壓控延時鏈的脈沖信號T1延遲一個與電壓有關(guān)的時間，同時，延時調(diào)整電路、可調(diào)節(jié)壓控延時鏈、時間比較器和時域逐次逼近控制邏輯電路構(gòu)成反饋回路，采用逐次逼近的方法調(diào)整可調(diào)節(jié)壓控延時鏈的可調(diào)節(jié)壓控延時脈沖信號T2輸出，直至可調(diào)節(jié)壓控延時鏈的可調(diào)節(jié)壓控延時脈沖信號T2輸出與壓控延時鏈的壓控延時脈沖信號輸出T1保持一致,此時，時域逐次逼近控制邏輯電路鎖定數(shù)字信號輸出Dn Dtl和I。本發(fā)明的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路將流經(jīng)敏感電阻的充放電電流轉(zhuǎn)換為和時間有關(guān)的脈沖信號，然后通過時域逐次逼近的方式來產(chǎn)生與之前時間有關(guān)的脈沖信號一致的脈沖信號，此時的數(shù)字量，同時充放電標志判決電路產(chǎn)生充放電標志一同存入結(jié)果鎖存器，并將結(jié)果通過總線送至CPU。本發(fā)明的優(yōu)點是通過采用壓控延時鏈建立敏感電阻轉(zhuǎn)換成的電壓與時間的直接關(guān)系，并輸出一延時脈沖信號，然后通過時域逐次逼近方式的反饋環(huán)路來逼近延時脈沖信號得到N位數(shù)字輸出，本發(fā)明核心電路可以采用全定制的數(shù)字工藝實現(xiàn)，大大降低了電路實現(xiàn)難度，并建立了充放電電流與時間的直接關(guān)系，進一步提高了轉(zhuǎn)換精度和轉(zhuǎn)換速度。


圖I是現(xiàn)有采用MCU的電池組充電保護及計量智能控制電路；圖2是現(xiàn)有采用嵌入式模數(shù)轉(zhuǎn)換器ADC的MCU電流檢測電路；圖3是現(xiàn)有采用電流積分方式的MCU電流檢測電路；圖4是現(xiàn)有基于時間數(shù)字轉(zhuǎn)換器電路電流檢測電路；圖5是本發(fā)明的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路的原理示意圖，虛線框內(nèi)電路是本發(fā)明的核心電路；圖6是具體實施方式
二的壓控延時鏈原理圖；圖7是具體實施方式
三的可調(diào)壓控延時鏈原理圖；圖8是具體實施方式
四的壓控延時鏈原理圖；圖9是具體實施方式
五的可調(diào)壓控延時鏈原理圖；圖10是基本延時單元原理圖；圖11是延時調(diào)整電路原理圖；圖12是時間比較器原理圖；圖13是時域逐次逼近控制邏輯電路原理圖；圖14是移位基本單元原理圖。
具體實施例方式具體實施方式
一、結(jié)合圖5說明本實施方式，基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，它包括敏感電阻I、電平移位電路2、充放電標志判決電路3、基準及偏置電路4、壓控延時鏈5、可調(diào)節(jié)壓控延時鏈6、延時調(diào)整電路7、時間比較器8、時域逐次逼近控制邏輯電路9、結(jié)果鎖存器10、時鐘11和CPU12，敏感電阻I串聯(lián)在電池的充放電回路中，電平移位電路2用于采集敏感電阻I的端電壓，基準及偏置電路4輸出第一基準及偏置電壓信號給電平移位電路2，電平移位電路2根據(jù)該基準及偏置電壓信號對輸入的端電壓進行偏移，并將偏移后的電平信號Vctrl同時輸出給充放電標志判決電路3和壓控延時鏈5，基準及偏置電路4輸出第二基準及偏置電壓信號給充放電標志判決電路3，充放電標志判決電路3對比輸入的兩個信號后輸出充放電標志信息給結(jié)果鎖存器10,延時調(diào)整電路7輸出第一脈沖信號T1給壓控延時鏈5,延時調(diào)整電路7還輸出第二脈沖信號T2給可調(diào)節(jié)壓控延時鏈6,壓控延時鏈5在輸入的第一脈沖信號控制下將輸入的電平信號Td輸出 給時間比較器8，可調(diào)節(jié)壓控延時鏈6在輸入的第二脈沖信號Ta的控制下將輸入的時鐘脈沖信號輸出給時間比較器8，時間比較器8將兩個輸入信號的比較結(jié)果輸出給時域逐次逼近控制邏輯電路9，時鐘11分別為時域逐次逼近控制邏輯電路9和結(jié)果鎖存器10提供時鐘脈沖信號，時域逐次逼近控制邏輯電路9在時鐘脈沖信號的控制輸出數(shù)字信號Dn Dtl給延時調(diào)整電路7，時域逐次逼近控制邏輯電路9在時鐘脈沖信號的控制輸出脈沖信號Ttl給可調(diào)節(jié)壓控延時鏈6，時域逐次逼近控制邏輯電路9還輸出數(shù)字信號Dn Dtl給結(jié)果鎖存器10，鎖存器10在輸入的時鐘信號的控制下鎖存輸入的測量結(jié)果，并在脈沖信號的控制下將鎖存的信息輸出給CPU12。
具體實施方式
二、基于上述基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路的實現(xiàn)方法為，電平移位電路2的電平信號Vctrl輸出連接到壓控延時鏈5上使延時調(diào)整電路7輸出到壓控延時鏈5的脈沖信號T1延遲一個與電壓有關(guān)的時間，同時，延時調(diào)整電路7、可調(diào)節(jié)壓控延時鏈6、時間比較器8和時域逐次逼近控制邏輯電路9構(gòu)成反饋回路，采用逐次逼近的方法調(diào)整可調(diào)節(jié)壓控延時鏈6的可調(diào)節(jié)壓控延時脈沖信號T2輸出，直至可調(diào)節(jié)壓控延時鏈6的可調(diào)節(jié)壓控延時脈沖信號T2輸出與壓控延時鏈5的壓控延時脈沖信號輸出T1保持一致，此時，時域逐次逼近控制邏輯電路9鎖定數(shù)字信號輸出Dn Dtl和V具體實施方式
三、結(jié)合圖6說明本實施方式，本實施方式是對具體實施方式
一的進一步限定，所述壓控延時鏈5由M級壓控延時鏈和N級2選I選擇器組成，所述M級壓控延時鏈采用串聯(lián)結(jié)構(gòu)，所述N級2選I選擇器采用串聯(lián)結(jié)構(gòu)，脈沖信號T1經(jīng)過M級壓控延時鏈延遲一個與Vctrl電壓有關(guān)的時間，然后經(jīng)過N級2選I選擇器得到脈沖信號TD，所述N級2選I選擇器用于與可調(diào)節(jié)壓控延時鏈6保持對稱。
具體實施方式
四、結(jié)合圖7說明本實施方式，本實施方式是對具體實施方式
一的進一步限定，所述可調(diào)節(jié)壓控延時鏈6由N級2選I選擇器組成，所述N級2選I選擇器采用串聯(lián)結(jié)構(gòu)，脈沖信號T2經(jīng)過N級2選I選擇器輸出脈沖信號TA，所述N級2選I選擇器是由Dn D0控制，延遲時間為2°X · Do+2'X · D1+-+2^X · DN。
具體實施方式
五、結(jié)合圖8說明本實施方式，本實施方式與具體實施方式
一的區(qū)別為，所述壓控延時鏈5由M級壓控延時鏈和I級2N選I選擇器組成，所述M級壓控延時鏈采用串聯(lián)結(jié)構(gòu)，所述I級2N選I選擇器采用并聯(lián)結(jié)構(gòu)，脈沖信號T1經(jīng)過M級壓控延時鏈延遲一個與Vctrl電壓有關(guān)的時間，然后經(jīng)過I級2N選I選擇器得到脈沖信號TD，所述I級2N選I選擇器用于與可調(diào)節(jié)壓控延時鏈6保持對稱。
具體實施方式
六、結(jié)合圖9說明本實施方式，本實施方式與具體實施方式
一的區(qū)別為，所述可調(diào)節(jié)壓控延時鏈6由2n級延時器和I級2N選I選擇器組成，脈沖信號T2經(jīng)過2"級延時器，然后通過I級2N選I選擇器得到脈沖信號Ta，所述2N選I選擇器由D [N: O]控制。
具體實施方式
七、結(jié)合圖13說明本實施方式，本實施方式與具體實施方式
一的區(qū)別在于，所述時域逐次逼近控制邏輯電路9由N級移位基本單元、D觸發(fā)器和邏輯門組成， 所述N級移位基本單元有N+1個，所述邏輯門包括N+2個或門和I個與門，每個移位基本單元的Comp端口同時連接Comp信號，每個移位基本單元的CLK端口同時連接時鐘11的elk信號端，N級移位基本單元的bit端口輸出的信號Dtl Dn是時域逐次逼近控制邏輯電路9的數(shù)字信號輸出，第I個移位基本單元的bit端口同時與第I個或門的第一輸入端、第I個移位基本單元的EN端口和第N+1個或門的第一輸入端相連接，第i個移位基本單元的bit端口與第i個或門的第一輸入端相連接，i = 2,3,…，N-1，第j個或門的輸出端與第j+1個或門的第二 輸入端相連接，j = 1,2,…，N-1，第h個或門的輸出端與第h+1個移位基本單元的EN端連接，h = I, 2, ···, N,第j+Ι個移位基本單元的bit端口與第j個移位基本單元的Shift端口相連接,第N+1個移位基本單元的Shift端口連接高電平,第N+1個或門的第二輸入端同時與第I個或門的第二輸入端、第I個D觸發(fā)器的Q端口和第2個D觸發(fā)器的D端口相連接，第N+1個或門的輸出端與第I個D觸發(fā)器的D端口相連接，2個D觸發(fā)器的CLK端口同時連接時鐘11的elk信號端，第2個D觸發(fā)器的QN端口和與門的第一輸入端相連接，與門的第二輸入端連接時間比較器8的RST信號端，與門的輸出端同時連接第N+2個或門的第一輸入端、2個D觸發(fā)器的CLR端口和N個移位基本單元的Reset端口，第N+2個或門的第二輸入端連接時鐘11的elk信號端，第N+2個或門輸出與延時調(diào)整電路7相連接的Ttl信號。
具體實施方式
八、結(jié)合圖14說明本實施方式，本實施方式是對具體實施方式
七的進一步限定，所述移位基本單元由選擇器、譯碼器和D觸發(fā)器組成，譯碼器的A端口為該移位基本單元的EN信號端，譯碼器的k信號輸出端與選擇器的k信號輸入端相連接，譯碼器的k+Ι信號輸出端與選擇器的k+Ι信號輸入端相連接,譯碼器的d信號輸出端與選擇器的d信號輸入端相連接，選擇器的Shift端口為該移位基本單元的Shift信號端口，選擇器的Comp端口為該移位基本單元的Comp信號端口，選擇器的out端口連接D觸發(fā)器的D端口，D觸發(fā)器的elk端口為該移位基本單元的elk時鐘信號端口，D觸發(fā)器的CLR端口為該移位基本單元的Reset信號端口，D觸發(fā)器的Q端口和譯碼器的B端口、選擇器的bit k端口連接后作為該移位基本單元的bit端口。本實施方式的工作原理為真值表為表I時域逐次逼近控制邏輯電路基本單元的真值表
AB操作
X保持(k)
OO移位(k+Ι)~
O 讀取(Comp)A=I B = X時,移位基本單元保持之前的輸出狀態(tài)；A = O B = O時,進行正常的移位,如k位移位基本單元下一時鐘周期的狀態(tài)為k+Ι位上一時鐘周期的狀態(tài)；A = O B =I時，移位基本單元下一狀態(tài)為Comp的值。當逐次逼近比較結(jié)束時,EN = I,即A = I,此時鎖定數(shù)字輸出，完成一次測量。在下一個時鐘周期重新從Ttl發(fā)出脈沖信號，并復位移位基本單元的狀態(tài)，進行一下次的測量。工作原理為充放電電流Isen經(jīng)過敏感電阻IRsen轉(zhuǎn)換成電壓Vsen,則Vsen = Isen · R sen(I)轉(zhuǎn)換電壓Vsen經(jīng)過電平移位電路2移動Vref，得到電壓范圍為Vdown Vtop的電壓，然后送入壓控延時鏈5，控制其中每個延時基本單元的延時，即形成控制電壓Vctrl，則
Vctrl = Vsen+Vref(2)延時鏈基本延時單元原理如圖10所示。此延時單元延時大小與溫度無關(guān),只與M9管柵極上的控制電壓Vctrl有關(guān)。在電壓范圍Vdown Vtop內(nèi)，延時單元的延時τ與Μ9管柵極電壓Vctrl近似呈線性關(guān)系，有τ (V) = K · Vctrl(3)時域逐次逼近控制邏輯電路9原理如圖13所示，RST信號到來之后，輸出一個高電平寬度為Toffset的脈沖信號TO，設(shè)計Toffset等于控制電壓為Vtop時壓控延時鏈5的延遲時間，即Toffset = M · τ (Vtop)(4)其中M為壓控延時鏈的級數(shù)。然后經(jīng)過延時調(diào)整器輸出兩個脈沖Tl，Τ2，如圖11所示，Tl和Τ2脈沖信號正沿差距為Toffset,即T2 = T^Toffset(5)而Tl脈沖信號經(jīng)過壓控延時鏈5的得到脈沖信號TD，其相對于Tl的延時為Td = \+Μ · τ (v) +N · Tmux(6)其中Tmux為2選I選擇器的延遲時間，M為壓控延時鏈級數(shù)，N為2選I選擇器級數(shù)。與此同時Τ2脈沖信號經(jīng)過可調(diào)節(jié)壓控延時6得到脈沖信號TA，其相對于Τ2的延時為
權(quán)利要求
1.基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，其特征在于它包括敏感電阻(I)、電平移位電路(2)、充放電標志判決電路(3)、基準及偏置電路(4)、壓控延時鏈(5)、可調(diào)節(jié)壓控延時鏈(6)、延時調(diào)整電路(7)、時間比較器(8)、時域逐次逼近控制邏輯電路(9)、結(jié)果鎖存器(10)、時鐘(11)和CPU(12)，敏感電阻(I)串聯(lián)在電池的充放電回路中，電平移位電路(2)用于采集敏感電阻(I)的端電壓，基準及偏置電路(4)輸出第一基準及偏置電壓信號給電平移位電路(2)，電平移位電路(2)根據(jù)該基準及偏置電壓信號對輸入的端電壓進行偏移，并將偏移后的電平信號Vctrl同時輸出給充放電標志判決電路(3)和壓控延時鏈(5)，基準及偏置電路(4)輸出第二基準及偏置電壓信號給充放電標志判決電路(3)，充放電標志判決電路(3)對比輸入的兩個信號后輸出充放電標志信息給結(jié)果鎖存器(10)，延時調(diào)整電路(7)輸出第一脈沖信號T1給壓控延時鏈(5)，延時調(diào)整電路(7)還輸出第二脈沖信號T2給可調(diào)節(jié)壓控延時鏈￠)，壓控延時鏈(5)在輸入的第一脈沖信號控制下將輸入的電平信號Td輸出給時間比較器(8)，可調(diào)節(jié)壓控延時鏈(6)在輸入的第二脈沖信號Ta的控制下將輸入的時鐘脈沖信號輸出給時間比較器(8)，時間比較器(8)將兩個輸入信號的比較結(jié)果輸出給時域逐次逼近控制邏輯電路(9)，時鐘(11)分別為時域逐次逼近控制邏輯電路(9)和結(jié)果鎖存器(10)提供時鐘脈沖信號，時域逐次逼近控制邏輯電路(9)在時鐘脈沖信號的控制輸出數(shù)字信號Dn-Dci給延時調(diào)整電路(7)，時域逐次逼近控制邏輯電路(9)在時鐘脈沖信號的控制輸出脈沖信號Ttl給可調(diào)節(jié)壓控延時鏈￠)，時域逐次逼近控制邏輯電路(9)還輸出數(shù)字信號Dn-Dci給結(jié)果鎖存器(10)，鎖存器10在輸入的時鐘信號的控制下鎖存輸入的測量結(jié)果，并在脈沖信號的控制下將鎖存的信息輸出給CPU(12)。
2.基于權(quán)利要求I所述的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路的實現(xiàn)方法，其特征在于 實現(xiàn)過程為電平移位電路(2)的電平信號Vctrl輸出連接到壓控延時鏈(5)上使延時調(diào)整電路(7)輸出到壓控延時鏈(5)的脈沖信號T1延遲一個與電壓有關(guān)的時間，同時，延時調(diào)整電路(7)、可調(diào)節(jié)壓控延時鏈￠)、時間比較器(8)和時域逐次逼近控制邏輯電路(9)構(gòu)成反饋回路，采用逐次逼近的方法調(diào)整可調(diào)節(jié)壓控延時鏈￠)的可調(diào)節(jié)壓控延時脈沖信號T2輸出，直至可調(diào)節(jié)壓控延時鏈(6)的可調(diào)節(jié)壓控延時脈沖信號T2輸出與壓控延時鏈(5)的壓控延時脈沖信號輸出T1保持一致，此時，時域逐次逼近控制邏輯電路(9)鎖定數(shù)字信號輸出Dn Dtl和I；。
3.根據(jù)權(quán)利要求I所述的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，其特征在于所述壓控延時鏈(5)由M級壓控延時鏈和N級2選I選擇器組成，所述M級壓控延時鏈采用串聯(lián)結(jié)構(gòu)，所述N級2選I選擇器采用串聯(lián)結(jié)構(gòu)，脈沖信號T1經(jīng)過M級壓控延時鏈延遲一個與Vctrl電壓有關(guān)的時間，然后經(jīng)過N級2選I選擇器得到脈沖信號Td。
4.根據(jù)權(quán)利要求I所述的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，其特征在于所述可調(diào)節(jié)壓控延時鏈￠)由N級2選I選擇器組成，所述N級2選I選擇器采用串聯(lián)結(jié)構(gòu)，脈沖信號T2經(jīng)過N級2選I選擇器輸出脈沖信號Ta，所述N級2選I選擇器是由Dn D0控制，延遲時間為2°X Do+2'X D1+…+21 DN。
5.根據(jù)權(quán)利要求I所述的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，其特征在于所述壓控延時鏈(5)由M級壓控延時鏈和I級2"選I選擇器組成，所述M級壓控延時鏈采用串聯(lián)結(jié)構(gòu)，所述I級2N選I選擇器采用并聯(lián)結(jié)構(gòu)，脈沖信號T1經(jīng)過M級壓控延時鏈延遲一個與Vctrl電壓有關(guān)的時間，然后經(jīng)過I級2N選I選擇器得到脈沖信號V
6.根據(jù)權(quán)利要求I所述的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，其特征在于所述可調(diào)節(jié)壓控延時鏈￠)由2N級延時器和I級2N選I選擇器組成，脈沖信號T2經(jīng)過2n級延時器，然后通過I級2N選I選擇器得到脈沖信號Ta，所述2n選I選擇器由D[N:0]控制。
7.根據(jù)權(quán)利要求I所述的 基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，其特征在于所述時域逐次逼近控制邏輯電路(9)由N級移位基本單元、D觸發(fā)器和邏輯門組成，所述N級移位基本單元有N+1個，所述邏輯門包括N+2個或門和I個與門，每個移位基本單元的Comp端口同時連接Comp信號，每個移位基本單元的CLK端口同時連接時鐘(11)的elk信號端，N級移位基本單元的bit端口輸出的信號Dtl Dn是時域逐次逼近控制邏輯電路(9)的數(shù)字信號輸出，第I個移位基本單元的bit端口同時與第I個或門的第一輸入端、第I個移位基本單元的EN端口和第N+1個或門的第一輸入端相連接，第i個移位基本單元的bit端口與第i個或門的第一輸入端相連接，i = 2,3,…，N-1,第j個或門的輸出端與第j+1個或門的第二輸入端相連接，j = 1,2,…，N-1，第h個或門的輸出端與第h+1個移位基本單元的EN端連接，h = 1,2,…,化第j+1個移位基本單元的bit端口與第j個移位基本單元的Shift端口相連接,第N+1個移位基本單元的Shift端口連接高電平，第N+1個或門的第二輸入端同時與第I個或門的第二輸入端、第I個D觸發(fā)器的Q端口和第2個D觸發(fā)器的D端口相連接，第N+1個或門的輸出端與第I個D觸發(fā)器的D端口相連接，2個D觸發(fā)器的CLK端口同時連接時鐘(11)的elk信號端，第2個D觸發(fā)器的QN端口和與門的第一輸入端相連接，與門的第二輸入端連接時間比較器(8)的RST信號端，與門的輸出端同時連接第N+2個或門的第一輸入端、2個D觸發(fā)器的CLR端口和N個移位基本單元的Reset端口，第N+2個或門的第二輸入端連接時鐘(11)的elk信號端，第N+2個或門輸出與延時調(diào)整電路(7)相連接的Ttl信號。
8.根據(jù)權(quán)利要求6所述的基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路，其特征在于所述移位基本單元由選擇器、譯碼器和D觸發(fā)器組成，譯碼器的A端口為該移位基本單元的EN信號端，譯碼器的k信號輸出端與選擇器的k信號輸入端相連接，譯碼器的k+1信號輸出端與選擇器的k+1信號輸入端相連接,譯碼器的d信號輸出端與選擇器的d信號輸入端相連接，選擇器的Shift端口為該移位基本單元的Shift信號端口，選擇器的Comp端口為該移位基本單元的Comp信號端口，選擇器的out端口連接D觸發(fā)器的D端口，D觸發(fā)器的elk端口為該移位基本單元的elk時鐘信號端口，D觸發(fā)器的CLR端口為該移位基本單元的Reset信號端口，D觸發(fā)器的Q端口和譯碼器的B端口、選擇器的bitk端口連接后作為該移位基本單元的bit端口。
全文摘要
基于壓控延時鏈的時域逐次逼近數(shù)字智能電池電流檢測電路及實現(xiàn)方法，屬于電流檢測電路。為了解決現(xiàn)有智能電池檢測電路速度低和工藝難度大的問題。該電路包括敏感電阻、電平移位電路、充放電標志判決電路、基準及偏置電路、壓控延時鏈、可調(diào)節(jié)壓控延時鏈、延時調(diào)整電路、時間比較器、時域逐次逼近控制邏輯電路、結(jié)果鎖存器、時鐘和CPU。實現(xiàn)方法為電平移位電路的電平信號輸出到壓控延時鏈上使輸出信號T1延遲一個與電壓有關(guān)的時間，延時調(diào)整電路、可調(diào)節(jié)壓控延時鏈、時間比較器和時域逐次逼近控制邏輯電路構(gòu)成反饋回路，調(diào)整可調(diào)節(jié)壓控延時鏈信號T2輸出，至T2與T1保持一致，時域逐次逼近控制邏輯電路鎖定數(shù)字信號輸出。用于智能電池的電流檢測電路中。
文檔編號G01R19/257GK102636690SQ20121013109
公開日2012年8月15日 申請日期2012年4月28日 優(yōu)先權(quán)日2012年4月28日
發(fā)明者喻明艷, 宗士新, 王永生 申請人:哈爾濱工業(yè)大學