一種衛(wèi)星移動(dòng)終端機(jī)中cpld的測(cè)試方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法，該方法包括步驟：設(shè)置引腳測(cè)試點(diǎn)，引出CPLD的引腳，檢測(cè)CPLD的引腳是否連通；CPLD正常連通后通過(guò)FPGA觸發(fā)CPLD，向CPLD輸入高頻率的時(shí)鐘信號(hào)，使CPLD對(duì)高頻率的時(shí)鐘信號(hào)進(jìn)行邏輯非運(yùn)算，檢測(cè)運(yùn)算結(jié)果是否正確；檢測(cè)運(yùn)算結(jié)果正確后通過(guò)FPGA觸發(fā)CPLD，向CPLD輸入數(shù)字計(jì)數(shù)信號(hào)，使CPLD對(duì)數(shù)字計(jì)數(shù)信號(hào)進(jìn)行邏輯移位和加法運(yùn)算，檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則CPLD性能合格。通過(guò)本發(fā)明方法檢測(cè)合格的CPLD，即使CPLD的其他性能不合格也能應(yīng)用于衛(wèi)星移動(dòng)終端，避免造成CPLD浪費(fèi)，同時(shí)提高了調(diào)試生產(chǎn)效率。
【專(zhuān)利說(shuō)明】一種衛(wèi)星移動(dòng)終端機(jī)中CPLD的測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及衛(wèi)星移動(dòng)通信【技術(shù)領(lǐng)域】，特別涉及一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法。
【背景技術(shù)】
[0002]CPLD (Complex Programmable Logic Device)復(fù)雜可編程邏輯器件，是一種用戶根據(jù)需要而自行構(gòu)造邏輯功能的數(shù)字集成電路。在衛(wèi)星通信領(lǐng)域中，CPLD通常應(yīng)用于衛(wèi)星移動(dòng)通信終端機(jī)中，實(shí)現(xiàn)FPGA對(duì)語(yǔ)音編解碼器的配置。如圖1所示的一種基于“北斗”的衛(wèi)星移動(dòng)通信終端機(jī)，包括FPGA芯片XC5VLX50T和語(yǔ)音處理芯片AMBE2000，其中，XC5VLX50T 和 AMBE2000 之間通過(guò) XC95272XL 連接，XC5VLX50T 可通過(guò) XC95272XL 對(duì)AMBE2000進(jìn)行配置，用戶也可以通過(guò)XC95272XL對(duì)AMBE2000進(jìn)行實(shí)時(shí)配置和檢測(cè)，保證系統(tǒng)的靈活性。
[0003]在衛(wèi)星移動(dòng)終端機(jī)終端板的生產(chǎn)和調(diào)試過(guò)程中，為了保證系統(tǒng)功能的正確性，需要對(duì)語(yǔ)音處理器的功能進(jìn)行及時(shí)的在線檢測(cè)，通常是FPGA通過(guò)CPLD對(duì)語(yǔ)音處理器的性能進(jìn)行測(cè)試。研究人員發(fā)現(xiàn)，即使語(yǔ)音處理器性能正常，但如果CPLD性能出錯(cuò)也會(huì)導(dǎo)致語(yǔ)音處理器不能正常工作，所以對(duì)CPLD的性能進(jìn)行檢測(cè)是非常必要的，以便正確地區(qū)分不能正常工作的器件是CPLD或語(yǔ)音處理器。檢測(cè)CPLD正常工作后再對(duì)語(yǔ)音處理器進(jìn)行測(cè)試。
[0004]目前對(duì)CPLD檢測(cè)的方法是，使用獨(dú)立的工具對(duì)CPLD進(jìn)行全面檢測(cè)，其優(yōu)點(diǎn)是能夠保證CPLD的每一部分都正確，但其缺點(diǎn)是:1)只能將已焊接的CPLD從終端板上取下來(lái)進(jìn)行檢測(cè)，這樣不能檢測(cè)CPLD的引腳連接是否正常，檢測(cè)后再將CPLD焊接到終端板也會(huì)影響焊接效果；2)對(duì)于局部損壞但仍可以使用的CPLD不能區(qū)分，造成CPLD的浪費(fèi)；3)測(cè)試費(fèi)用高、時(shí)間長(zhǎng)、效率低。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術(shù)中所存在的上述不足，提供一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法。
[0006]為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供了以下技術(shù)方案:
一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法，該方法包括以下步驟:
步驟1:在衛(wèi)星移動(dòng)終端機(jī)的終端板上設(shè)置引腳測(cè)試點(diǎn)，引出CPLD的引腳，檢測(cè)CPLD的引腳是否連通；如果引腳連通則進(jìn)入步驟2，否則更換CPLD，重新進(jìn)行CPLD的引腳連通檢測(cè)；
步驟2:通過(guò)FPGA觸發(fā)CPLD，向CPLD輸入高頻率的時(shí)鐘信號(hào)，使CPLD對(duì)高頻率的時(shí)鐘信號(hào)進(jìn)行邏輯非運(yùn)算，再將運(yùn)算結(jié)果輸出到FPGA，檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則進(jìn)入步驟3，否則更換CPLD，返回步驟I ;
步驟3:通過(guò)FPGA觸發(fā)CPLD，向CPLD輸入數(shù)字計(jì)數(shù)信號(hào)，所述數(shù)字計(jì)數(shù)信號(hào)的信號(hào)值為(TOxfTfTffTffTfT，使CPLD對(duì)數(shù)字計(jì)數(shù)信號(hào)進(jìn)行邏輯移位和加法運(yùn)算，再將運(yùn)算結(jié)果輸出到FPGA，檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則CPLD性能合格，否則更換CPLD，返回步驟I。
[0007]根據(jù)本發(fā)明實(shí)施例，所述步驟I中檢測(cè)CPLD的引腳是否連通的方法是^SFPGA觸發(fā)CPLD，如果CPLD有響應(yīng)，用3.3V測(cè)試連接線依次連接CPLD的引腳，如果FPGA依次得到3.3V的電平信號(hào)，則CPLD引腳連通；如果CPLD未響應(yīng)，或CPLD有響應(yīng)但FPGA得到的脈沖信號(hào)不連續(xù)，則更換CPLD。
[0008]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果:
I) CPLD焊接好后直接在終端板上進(jìn)行測(cè)試，可以及時(shí)發(fā)現(xiàn)焊接是否正確。
[0009]2)通過(guò)本發(fā)明方法檢測(cè)合格的CPLD，即使CPLD的其他性能不合格也能應(yīng)用于衛(wèi)星移動(dòng)終端，避免CPLD浪費(fèi)，最大程度減少損失。
[0010]3)只進(jìn)行了 CPLD必要性能測(cè)試，提高了調(diào)試維修的勞動(dòng)生產(chǎn)率，降低了成本。
[0011]【專(zhuān)利附圖】

【附圖說(shuō)明】:
圖1為一種衛(wèi)星移動(dòng)終端的結(jié)構(gòu)框圖。
[0012]圖2為本發(fā)明測(cè)試方法流程圖。
【具體實(shí)施方式】
[0013]下面結(jié)合試驗(yàn)例及【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。但不應(yīng)將此理解為本發(fā)明上述主題的范圍僅限于以下的實(shí)施例，凡基于本
【發(fā)明內(nèi)容】
所實(shí)現(xiàn)的技術(shù)均屬于本發(fā)明的范圍。
[0014]圖1所示為一種衛(wèi)星移動(dòng)終端的結(jié)構(gòu)框圖，該衛(wèi)星移動(dòng)終端包括FPGA芯片XC5VLX50T，所述XC5VLX50T通過(guò)可編程接口與CPLD芯片XC95272XL連接，XC95272XL通過(guò)控制接口與語(yǔ)音處理芯片AMBE2000連接，XC5VLX50T通過(guò)XC95272XL對(duì)AMBE2000進(jìn)行配置。
[0015]參考圖2，本發(fā)明CPLD性能測(cè)試方法用于測(cè)試圖1所示的衛(wèi)星移動(dòng)終端中CPLD的性能，該測(cè)試方法包括以下步驟:
S1:通過(guò)XC5VLX50T觸發(fā)XC95272XL，向XC95272XL的輸入引腳輸入一時(shí)鐘信號(hào)。
[0016]S2:檢測(cè)XC95272XL是否有響應(yīng)，如果XC95272XL有響應(yīng)，則XC95272XL的輸出端輸出該時(shí)鐘信號(hào)，進(jìn)入步驟S3，否則檢查XC95272XL的焊接是否正常或直接更換XC95272XL，返回步驟 SI。
[0017]S3:在衛(wèi)星移動(dòng)終端機(jī)的終端板上設(shè)置引腳測(cè)試點(diǎn)，引出XC95272XL的所有引腳，用3.3V測(cè)試連接線依次連接X(jué)C95272XL的引腳。
[0018]S4:檢測(cè)XC95272XL的每一引腳的輸出電平信號(hào)是否為3.3V信號(hào)，如果XC5VLX50T依次得到3.3V的連續(xù)電平信號(hào)，則進(jìn)入步驟S5，否則更換XC95272XL，返回步驟SI。[0019]S5:通過(guò)XC5VLX50T觸發(fā)XC95272XL，向XC95272XL的輸入引腳輸入高頻率的時(shí)鐘信號(hào)，使XC95272XL對(duì)高頻率的時(shí)鐘信號(hào)進(jìn)行邏輯非運(yùn)算，再將運(yùn)算結(jié)果輸出到XC5VLX50T。
[0020]S6:檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則進(jìn)入步驟S7，否則更換XC95272XL，返回步驟 SI。[0021]S7:通過(guò)XC5VLX50T觸發(fā)XC95272XL，向XC95272XL的輸入引腳輸入數(shù)字計(jì)數(shù)信號(hào)，所述數(shù)字計(jì)數(shù)信號(hào)的信號(hào)值從O依次變化為Oxffffffffffff，使XC95272XL對(duì)數(shù)字計(jì)數(shù)信號(hào)進(jìn)行邏輯移位和加法運(yùn)算，再將運(yùn)算結(jié)果輸出到XC5VLX50T。
[0022]S8:檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則XC95272XL性能正常，否則更換XC95272XL，返回步驟 SI。
[0023]所述步驟S2中，XC95272XL有響應(yīng)說(shuō)明XC95272XL的輸入輸出性能正常，也說(shuō)明XC95272XL焊接正確。所述步驟S4中，如果XC5VLX50T依次得到3.3V的連續(xù)電平信號(hào)，說(shuō)明XC95272XL的各引腳的功能正常。所述步驟S6中，如果運(yùn)算結(jié)果正確，說(shuō)明XC95272XL的動(dòng)態(tài)響應(yīng)功能正常，時(shí)鐘信號(hào)能夠及時(shí)翻轉(zhuǎn)。所述步驟S8中，如果運(yùn)算結(jié)果正確說(shuō)明XC95272XL的邏輯單元功能正常，能夠及時(shí)給出邏輯信號(hào)。只有經(jīng)過(guò)上述步驟SI至步驟S8測(cè)試合格的XC95272XL才能應(yīng)用于衛(wèi)星移動(dòng)終端中，只需要經(jīng)過(guò)上述步驟SI至步驟S8測(cè)試合格的XC95272XL就能應(yīng)用于衛(wèi)星移動(dòng)終端中。
[0024]按照本發(fā)明測(cè)試方法及測(cè)試順序測(cè)試CPLD的性能，可以檢測(cè)CPLD的焊接是否正常、CPLD的引腳功能是否正常、CPLD的動(dòng)態(tài)響應(yīng)性能是否正常和CPLD的邏輯單元性能是否正常，只有通過(guò)本發(fā)明方法測(cè)試合格的CPLD才可用于圖1所示的衛(wèi)星移動(dòng)終端。本實(shí)施例中所述CPLD合格的含義是:CPLD通過(guò)本發(fā)明測(cè)試方法后沒(méi)有發(fā)現(xiàn)錯(cuò)誤或不合格，即CPLD的焊接正常、CPLD的引腳正常、CPLD的動(dòng)態(tài)響應(yīng)性能正常、CPLD的邏輯單元性能正常。檢測(cè)合格的CPLD能夠應(yīng)用于衛(wèi)星移動(dòng)終端，對(duì)于CPLD的其他性能不作要求。
[0025]本發(fā)明CPLD性能測(cè)試方法是在終端板上直接對(duì)焊接好的CPLD進(jìn)行測(cè)試，可以及時(shí)發(fā)現(xiàn)焊接是否正確，避免因CPLD焊接不合格而導(dǎo)致語(yǔ)音處理器不能正常工作。通過(guò)本發(fā)明方法檢測(cè)合格的CPLD，即使CPLD的其他性能不合格也能應(yīng)用于衛(wèi)星移動(dòng)終端，避免造成CPLD的大量浪費(fèi)，最大程度減少損失。本發(fā)明測(cè)試方法只進(jìn)行了 CPLD必要性能測(cè)試，提高了調(diào)試維修的勞動(dòng)生產(chǎn)率,有利于大批量生產(chǎn)，降低成本。
【權(quán)利要求】
1.一種衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法，其特征在于，該方法包括以下步驟: 步驟1:在衛(wèi)星移動(dòng)終端機(jī)的終端板上設(shè)置引腳測(cè)試點(diǎn)，引出CPLD的引腳，檢測(cè)CPLD的引腳是否連通；如果引腳連通則進(jìn)入步驟2，否則更換CPLD，重新進(jìn)行CPLD的引腳連通檢測(cè)； 步驟2:通過(guò)FPGA觸發(fā)CPLD，向CPLD輸入高頻率的時(shí)鐘信號(hào)，使CPLD對(duì)高頻率的時(shí)鐘信號(hào)進(jìn)行邏輯非運(yùn)算，再將運(yùn)算結(jié)果輸出到FPGA，檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則進(jìn)入步驟3，否則更換CPLD，返回步驟I ; 步驟3:通過(guò)FPGA觸發(fā)CPLD，向CPLD輸入數(shù)字計(jì)數(shù)信號(hào)，所述數(shù)字計(jì)數(shù)信號(hào)的信號(hào)值為(TOxfTfTffTffTfT，使CPLD對(duì)數(shù)字計(jì)數(shù)信號(hào)進(jìn)行邏輯移位和加法運(yùn)算，再將運(yùn)算結(jié)果輸出到FPGA，檢測(cè)運(yùn)算結(jié)果是否正確，如果運(yùn)算結(jié)果正確則CPLD性能合格，否則更換CPLD，返回步驟I。
2.根據(jù)權(quán)利要求1所述的衛(wèi)星移動(dòng)終端機(jī)中CPLD性能測(cè)試方法，其特征在于，所述步驟I中檢測(cè)CPLD的引腳是否連通的方法是:通過(guò)FPGA觸發(fā)CPLD，如果CPLD有響應(yīng)，用3.3V測(cè)試連接線依次連接CPLD的引腳，如果FPGA依次得到3.3V的電平信號(hào)，則CPLD弓丨腳連通；如果CPLD未響應(yīng)，或CPLD有響應(yīng)但FPGA得到的脈沖信號(hào)不連續(xù)，則更換CPLD。
【文檔編號(hào)】G01R31/02GK103675653SQ201210353828
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2012年9月21日 優(yōu)先權(quán)日:2012年9月21日
【發(fā)明者】吳偉林, 李承鏞, 黃耀, 肖躍先, 李凱, 何戎遼 申請(qǐng)人:成都林海電子有限責(zé)任公司