一種晶體管閾值電壓的測試電路的制作方法
【專利摘要】本發(fā)明涉及一種晶體管閾值電壓的測試電路，所述測試電路包括閾值電壓應力電路，所述閾值電壓應力電路包括含有待測晶體管的鏡像電流電路，所述鏡像電流電路一端連接電源，另一端接地，其特征在于，所述測試電路還包括一開關(guān)電路，所述開關(guān)電路包括第一晶體管和第二晶體管，所述第一晶體管設(shè)置于電源和待測晶體管之間，所述第一晶體管的柵極與第一測量控制信號相連；所述第二晶體管設(shè)置于所述電源和所述鏡像電流電路之間，所述第二晶體管柵極與第二測量控制信號相連；開關(guān)電路控制所述閾值電壓應力電路分別處于應力狀態(tài)和測量狀態(tài)，通過所述兩種狀態(tài)來測量所述待測晶體管的閾值電壓。本發(fā)明所述方法可以更加準確的對HCI效應進行評價和測試。
【專利說明】—種晶體管閾值電壓的測試電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體領(lǐng)域，具體地，本發(fā)明涉及一種晶體管閾值電壓的測試電路。
【背景技術(shù)】
[0002]對超大規(guī)模集成電路制造產(chǎn)業(yè)而言，隨著MOSFET (金屬氧化物半導體場效應晶體管)裝置尺寸的不斷減小，半導體制作工藝已經(jīng)進入深亞微米時代，且向超深亞微米發(fā)展，此時，半導體器件可靠性越來越直接影響著制作的IC芯片的性能和使用壽命。但是，由于MOS器件尺寸等比例縮小時，器件工作電壓并沒有相應等比例減少，所以，相應的器件內(nèi)部的電場強度隨器件尺寸的減小反而增強。因此，在小尺寸器件中，電路的橫向尺寸越來越小，導致溝道長度減小，即使是較小的源漏電壓也會在漏端附近形成很高的電場強度，由于該橫向電場作用，在漏端的強場區(qū)，溝道電子獲很大的漂移速度和能量，成為熱載流子。在深亞微米工藝中，隨著MOS器件尺寸的日益縮小，MOS器件的熱載流子注入(HCI)效應越來越嚴重，其引起的器件性能的退化是影響MOS器件可靠性的重要因素之一，例如會引起所述器件漏極電流(Idsat)發(fā)生漂移。因此，HCI測試已成為MOS器件可靠性測試的主要測試項目之一，對于多晶硅/SiON以及高K材料/金屬柵柵堆都具有重要影響。
[0003]為了能夠考量HCI的影響，迫切需要提供一種能夠檢測閾值電壓(Vth)和飽和漏極電流(Idsat)發(fā)生漂移兩種因素的測試結(jié)構(gòu)，所述測試結(jié)構(gòu)不僅能夠?qū)烧哌M行表征而且還要能夠?qū)@兩種影響對電路所帶來的影響進行分析，目前現(xiàn)有技術(shù)中設(shè)備級偏執(zhí)柵極電壓的檢測裝置如圖1所示，在源漏以及襯底接地，然后在柵極上施加柵極電壓、所述漏極上施加漏極電壓后即發(fā)生偏執(zhí)，所述閾值電壓(Vth)的提取電路如圖2所示，所示電路包括8個MOSFET，M1-M8，其中的NMOS和PMOS上一端接地，并施加所述芯片的工作電壓，由晶體管M1、M2以及M5、M6組成一對的鏡像電流電路首尾連接形成閉合電流反饋回路，由此獲得Ml的Vait，所述Vait等于晶體管Ml的閾值電壓(Vth)，但是在所述電路中電流被迫跟蹤和匹配對方，而且所述測試電路并不能應用于測量閾值電壓(Vth)和飽和漏極電流(Idsat)發(fā)生漂移的程度，因此，為了更好地對HCI效應進行評價和測試，則必須解決上述問題。

【發(fā)明內(nèi)容】

[0004]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。
[0005]本發(fā)明提供了一種閾值電壓的測試電路，所述測試電路包括閾值電壓應力電路，所述閾值電壓應力電路包括含有待測晶體管的鏡像電流電路，所述鏡像電流電路一端連接電源，另一端接地，所述測試電路還包括一開關(guān)電路，
[0006]所述開關(guān)電路包括第一晶體管和第二晶體管，所述第一晶體管設(shè)置于電源和所述待測晶體管之間，所述第一晶體管的柵極與第一測量控制信號相連；所述第二晶體管設(shè)置于所述電源和所述鏡像電流電路之間，所述第二晶體管柵極與第二測量控制信號相連；[0007]所述開關(guān)電路控制所述閾值電壓應力電路分別處于應力狀態(tài)和測量狀態(tài)，通過所述兩種狀態(tài)來測量所述待測晶體管的閾值電壓。
[0008]作為優(yōu)選，所述第一晶體管的源極與電源相連，所述第一晶體管的漏極與所述待測晶體管的源極相連。
[0009]作為優(yōu)選，所述第一測量控制信號控制所述第一晶體管打開，第二測量控制信號控制第二晶體管關(guān)閉時，所述應力電路處于斷路，待測晶體管通過第一晶體管處于應力狀態(tài)。
[0010]作為優(yōu)選，所述第二測量控制信號控制第二晶體管打開，所述第一測量控制信號控制所述第一晶體管關(guān)閉時，所述應力電路處于通路，待測晶體管處于測量狀態(tài)。
[0011]作為優(yōu)選，所述測試電路還包括一與所述閾值電壓應力電路并聯(lián)連接的參照電路，通過所述應力和測量兩種狀態(tài)來測量所述待測晶體管與所述參照電路中與待測晶體管對應的晶體管的閾值電壓差。
[0012]作為優(yōu)選，所述參照電路為與所述應力電路相同的鏡像電流電路，所述參照電路中與待測晶體管對應的晶體管上不施加熱載流子應力。
[0013]作為優(yōu)選，所述參照電路的一端與所述第二晶體管相連，另一端與所述待測晶體管相連后接地。
[0014]作為優(yōu)選，所述測試電路進一步包括一減法器電路，所述減法器電路與所述閾值電壓應力電路和所述參照電路電連接。
[0015]作為優(yōu)選，所述第一測量控制信號控制所述第一晶體管打開，第二測量控制信號控制第二晶體管關(guān)閉時，所述應力電路、參照電路處于斷路，待測晶體管通過第一晶體管處于應力狀態(tài).[0016]作為優(yōu)選，所述第二測量控制信號控制第二晶體管打開，所述第一測量控制信號控制所述第一晶體管關(guān)閉時，所述應力電路、參照電路和第二減法器電路形成通路，待測晶體管處于測量狀態(tài)。
[0017]作為優(yōu)選，所述閾值電壓的偏移是由熱載流子注入引起的。
[0018]本發(fā)明在現(xiàn)有技術(shù)的基礎(chǔ)上，在所述測試電路中加入開關(guān)電路，通過所述開關(guān)電路控制待測器件在電路處于斷路時處于應力狀態(tài)，所述應力由熱載流子效應引起的，然后所述測試電路通路時處于測量狀態(tài)，通過上述兩種狀態(tài)計算得到待測器件的閾值電壓，更加準確的對HCI效應進行評價和測試，此外，本發(fā)明還可以加入?yún)⒄针娐愤M一步提高所述閾值電壓測量的準確度。
【專利附圖】

【附圖說明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0020]圖1為設(shè)備級偏執(zhí)柵極電壓的檢測裝置示意圖；
[0021]圖2為現(xiàn)有技術(shù)中閾值電壓測試電路圖；
[0022]圖3為本發(fā)明閾值電壓測試電路圖；
[0023]圖4為本發(fā)明閾值電壓測試電路圖中第二晶體管關(guān)閉時的電路圖；
[0024]圖5為本發(fā)明閾值電壓測試電路圖中第一晶體管關(guān)閉時的電路圖；[0025]圖6為本發(fā)明中包含參照電路的閾值電壓測試電路圖；
[0026]圖7為本發(fā)明中包含參照電路的閾值電壓測試電路圖中第二晶體管關(guān)閉時的電路圖；
[0027]圖8為本發(fā)明中包含參照電路的閾值電壓測試電路圖中第一晶體管關(guān)閉時的電路圖。
【具體實施方式】
[0028]在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。
[0029]應予以注意的是，這里所使用的術(shù)語僅是為了描述具體實施例，而非意圖限制根據(jù)本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式也意圖包括復數(shù)形式。此外，還應當理解的是，當在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0030]現(xiàn)在，將參照附圖更詳細地描述根據(jù)本發(fā)明的示例性實施例。然而，這些示例性實施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施例的構(gòu)思充分傳達給本領(lǐng)域普通技術(shù)人員。在附圖中，為了清楚起見，使用相同的附圖標記表示相同的元件，因而將省略對它們的描述。
[0031]本發(fā)明所提供了一種閾值電壓的測試電路，所述測試電路包括閾值電壓應力電路，所述閾值電壓應力電路包括含有待測晶體管的鏡像電流電路，所述鏡像電流電路一端連接電源，另一端接地，所述測試電路還包括一開關(guān)電路，
[0032]所述開關(guān)電路包括第一晶體管和第二晶體管，所述第一晶體管位于電源和所述待測晶體管之間，所述第一晶體管的柵極與第一測量控制信號相連；所述第二晶體管位于所述電源和所述鏡像電流電路之間，所述第二晶體管柵極與第二測量控制信號相連；
[0033]所述開關(guān)電路控制所述閾值電壓應力電路分別處于應力狀態(tài)和測量狀態(tài)，通過所述兩種狀態(tài)來測量所述待測晶體管的閾值電壓。
[0034]具體地，所述第一晶體管的源極與電源相連，所述第一晶體管的漏極與所述待測晶體管的源極相連；所述第二晶體管的源極與所述電源相連，所述第二晶體管的漏極與所述鏡像電流電路相連。
[0035]工作時，所述第一測量控制信號控制所述第一晶體管打開，第二測量控制信號控制第二晶體管關(guān)閉時，所述應力電路處于斷路，待測晶體管通過第一晶體管處于應力狀態(tài)；所述第二測量控制信號控制第二晶體管打開，所述第一測量控制信號控制所述第一晶體管關(guān)閉時，所述應力電路處于通路，待測晶體管處于測量狀態(tài)，然后通過上述兩種狀態(tài)來測量所述待測晶體管的閾值電壓。
[0036]具體地，為了更好的說明本發(fā)明的測試電路，在本發(fā)明中提供了一種【具體實施方式】，但是需要說明的是該實施方式僅僅是為了幫助解釋，本發(fā)明并不僅僅局限于該實施方式，所述測試電路如圖3所示,在該實施方式中所述應力電路中有6個晶體管(M1-M6)組成，所述晶體管Ml、M2、M5和M6組成一對鏡像電流電路，并與其他晶體管，例如M3、M4的源漏極首尾相接形成閉合回路。
[0037]為了避免現(xiàn)有技術(shù)中在測試所述電流在鏡像電流電路的兩側(cè)均有反饋，造成測量結(jié)果不夠準確的弊端，更好的控制所述電路，本發(fā)明在該測試電路中增加了一個開關(guān)電路。所述開關(guān)電路包括第一晶體管M8和第二晶體管M7，所述第一晶體管M8的一端與電源相連，另一端與所述鏡像電流電路相連，優(yōu)選與所述待測晶體管Ml的一端相連，所述第一晶體管M8的柵極連接第一測量控制信號，來控制所述第一晶體管M8的開/關(guān)；所述第二晶體管M7的一端與所述電源相連，另一端與所述鏡像電流電路相連，具體地，與所述晶體管M6或M5的一端相連，所述第二晶體管M7的柵極與第二測量控制信號相連，通過所述第二測量控制信號來控制第二晶體管M7的開/關(guān)，從而控制所述應力電路的開關(guān)。
[0038]在測量過程中，首先，通過第一測量控制信號控制打開所述第一晶體管M8，通過第二測量控制信號控制第二晶體管M7處于關(guān)閉狀態(tài)，此時，所述電路如圖4所示，所述應力電路為斷路狀態(tài)，所述鏡像電流電路中沒有電流通過，所述待測晶體管Ml與所述第一晶體管M8連通，因此所述待測晶體管Ml處于熱載流子狀態(tài)下(HCI condition)的應力狀態(tài)，漏極電壓Vd等于柵極電壓Vg，等于電源電壓，而此時所述晶體管M2-M6不會對所述待測晶體管Ml造成影響。
[0039]然后通過第一測量控制信號控制關(guān)閉所述第一晶體管M8，通過第二測量控制信號打開第二晶體管M7,此時,所述電路如圖5所示,所述晶體管M2-M6組成的應力電路為通路，處于測量狀態(tài)，所述第一晶體管M8處于斷路狀態(tài)不會產(chǎn)生應力信號；通過上述兩種狀態(tài)，即所述待測晶體管分別處于應力以及測量狀態(tài)，然后計算得到所述待測晶體管Ml的閾值電壓。
[0040]作為優(yōu)選，為了進一步提高所述待測晶體管Ml閾值電壓的準確度，在本發(fā)明第一種實施方式所述測試電路的基礎(chǔ)上增加一參照電路以及一減法器電路，通過所述應力和測量兩種狀態(tài)來測量所述待測晶體管與所述參照電路中與待測晶體管對應的晶體管的閾值電壓差。
[0041]其中，所述參照電路與所述應力電路并聯(lián)設(shè)置，所述參照電路一端與所述第二晶體管M7的一端相連或者與所述鏡像電流電路相連，另一端與所述待測晶體管Ml的源極相連；所述減法器電路與所述應力電路和所述參照電路電相連；
[0042]所述第一測量控制信號控制所述第一晶體管打開，第二測量控制信號控制第二晶體管關(guān)閉時，所述應力電路、參照電路處于斷路，待測晶體管通過第一晶體管處于應力狀態(tài)，所述第二測量控制信號控制第二晶體管打開，所述第一測量控制信號控制所述第一晶體管關(guān)閉時，所述應力電路、參照電路和第二減法器電路形成通路，處于測量狀態(tài)，測量待測器件的應力信號，通過上述兩種狀態(tài)測量待測晶體管與所述參照電路中與待測晶體管對應的晶體管的閾值電壓差。
[0043]具體地，如圖6所示，該電路相比圖3所示的電路增加了參照電路和減法器電路，作為優(yōu)選，所述參照電路與所述的應力電路一樣，由所述晶體管Mlr、M2r、M5r和M6r組成一對鏡像電流電路，并與其他晶體管，例如晶體管M3r、Mt的源漏極首尾相接形成閉合回路，作為優(yōu)選，所述晶體管Mlr與所述的待測晶體管Ml相對應，通過所述參照電路來測量所述晶體管Mlr與所述的待測晶體管Ml上的閾值電壓差值。所述參照電路的一端與所述第二晶體管M7的一端相連接，另一端與所述待測晶體管Ml的源極相連，并通過所述待測晶體管Ml的漏極接地。
[0044]在增加了參照電路后，為了后續(xù)步驟中得到待測晶體管的閾值電壓，在所述測試電路中還增加了減法器電路，在本發(fā)明的一具體實施例中，所述減法器電路由晶體管M9以及晶體管M9r組成,其中，所述晶體管M9與所述應力電路相連接,所述晶體管M9r與所述參照電路相連接，作為進一步的優(yōu)選，所述第二減法器電路通過所述晶體管M9r的漏極接地。所述減法器電路也與所述第二晶體管相連，因此，所述第二晶體管M7可以控制所述參照電路、應力電路以及所述第二減法器電路的通/斷。
[0045]測量時，和第一種實施方式一樣，打開所述第一晶體管M8,關(guān)閉所述第二晶體管M7，所示電路如圖7所示，所述應力電路、參照電路以及所述第二減法器電路均處于斷路狀態(tài)，沒有電流通過，不會產(chǎn)生應力信號，所述待測晶體管Ml與所述第一晶體管M8連通，所述待測晶體管Ml通過所述第一晶體管M8處于熱載流子的應力狀態(tài)。
[0046]然后關(guān)閉所述第一晶體管M8，打開所述第二晶體管M7，所述電路如圖8所示，所述第一晶體管M8斷路，不會產(chǎn)生應力信號，所述應力電路、參照電路以及所述第二減法器電路均處于通路狀態(tài)，測試在該狀態(tài)下待測器件Ml的應力情況，通過所述兩種狀態(tài)測量所述參照電路測量所述待測晶體管Ml和與之對應的晶體管Mlr之間的閾值電壓差值，本發(fā)明中所述減法器電路的輸出電壓等于測晶體管與所述參照電路中與待測晶體管對應的晶體管的閾值電壓差，最后計算得到待測晶體管的閾值電壓。
[0047]本發(fā)明在現(xiàn)有技術(shù)的基礎(chǔ)上，在所述測試電路中加入開關(guān)電路，通過所述開關(guān)電路控制待測器件在電路處于斷路時處于應力狀態(tài)，所述應力由熱載流子效應引起的，然后所述測試電路通路時處于測量狀態(tài)，通過上述兩種狀態(tài)計算得到待測器件的閾值電壓，更加準確的對HCI效應進行評價和測試，此外，本發(fā)明還可以加入?yún)⒄针娐愤M一步提高所述閾值電壓測量的準確度。
[0048]本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種晶體管閾值電壓的測試電路，所述測試電路包括閾值電壓應力電路，所述閾值電壓應力電路包括含有待測晶體管的鏡像電流電路，所述鏡像電流電路一端連接電源，另一端接地，其特征在于，所述測試電路還包括一開關(guān)電路， 所述開關(guān)電路包括第一晶體管和第二晶體管，所述第一晶體管設(shè)置于電源和所述待測晶體管之間，所述第一晶體管的柵極與第一測量控制信號相連；所述第二晶體管設(shè)置于所述電源和所述鏡像電流電路之間，所述第二晶體管柵極與第二測量控制信號相連； 所述開關(guān)電路控制所述閾值電壓應力電路分別處于應力狀態(tài)和測量狀態(tài)，通過所述兩種狀態(tài)來測量所述待測晶體管的閾值電壓。
2.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述第一晶體管的源極與電源相連，所述第一晶體管的漏極與所述待測晶體管的源極相連。
3.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述第一測量控制信號控制所述第一晶體管打開，第二測量控制信號控制第二晶體管關(guān)閉時，所述應力電路處于斷路，待測晶體管通過第一晶體管處于應力狀態(tài)。
4.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述第二測量控制信號控制第二晶體管打開，所述第一測量控制信號控制所述第一晶體管關(guān)閉時，所述應力電路處于通路，待測晶體管處于測量狀態(tài)。
5.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述測試電路還包括一與所述閾值電壓應力電路并聯(lián)連接的參照電路，通過所述應力和測量兩種狀態(tài)來測量所述待測晶體管與所述參照電路中與待測晶體管對應的晶體管的閾值電壓差。
6.根據(jù)權(quán)利要求5所述的測試電路，其特征在于，所述參照電路為與所述應力電路相同的鏡像電流電路，所述參照電路中與待測晶體管對應的晶體管上不施加熱載流子應力。
7.根據(jù)權(quán)利要求5所述的測試電路，其特征在于，所述參照電路的一端與所述第二晶體管相連，另一端與所述待測晶體管相連后接地。
8.根據(jù)權(quán)利要求5所述的測試電路，其特征在于，所述測試電路進一步包括一減法器電路，所述減法器電路與所述閾值電壓應力電路和所述參照電路電連接。
9.根據(jù)權(quán)利要求8所述的測試電路，其特征在于，所述第一測量控制信號控制所述第一晶體管打開，第二測量控制信號控制第二晶體管關(guān)閉時，所述應力電路、參照電路處于斷路，待測晶體管通過第一晶體管處于應力狀態(tài)。
10.根據(jù)權(quán)利要求8所述的測試電路，其特征在于，所述第二測量控制信號控制第二晶體管打開，所述第一測量控制信號控制所述第一晶體管關(guān)閉時，所述應力電路、參照電路和第二減法器電路形成通路，待測晶體管處于測量狀態(tài)。
11.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述閾值電壓的偏移是由熱載流子注入引起的。
【文檔編號】G01R19/00GK103675636SQ201210356131
【公開日】2014年3月26日 申請日期:2012年9月20日 優(yōu)先權(quán)日:2012年9月20日
【發(fā)明者】甘正浩, 馮軍宏 申請人:中芯國際集成電路制造(上海)有限公司