專利名稱：一種電流傳感器的制作方法
技術領域：
本發(fā)明涉及傳感器技術領域，特別涉及一種電流傳感器。
背景技術：
電流傳感器在工業(yè)中的應用非常廣泛。如圖I所示,現(xiàn)有技術中的感應線圈式電流傳感器包括鐵心I、線圈2、敏感元件3、電阻4和運算放大器5。敏感元件3的輸出端與運算放大器5的輸入端連接，運算放大器5的輸出端與線圈2的一端連接，線圈2的另一端與電阻4的一端連接，電阻4的另一端接地。待測導線6從鐵心I的內空間穿過。敏感元件3 —般采用霍爾元件或者磁電阻元件。當待測導線6中有電流流過時，通過測量電阻4兩端的電壓即可得到流過待測導線6中的電流大小。但是，上述電流傳感器存在如下缺陷
(I)由于鐵心和線圈的尺寸較大，整個電流傳感器的尺寸也較大，一般為厘米量級；(2)制作成本很高；(3)產品的一致性較差；(4)對外磁場的抗干擾能力較差。

發(fā)明內容
本發(fā)明的目的是提供一種電流傳感器。本發(fā)明提供的電流傳感器包括磁電阻集成芯片、運算放大器、電阻、印刷線路板和U形的待測電流導線；所述磁電阻集成芯片、所述運算放大器和所述電阻固定于所述印刷線路板的一偵牝所述待測電流導線固定于所述印刷線路板的另一側，且所述磁電阻集成芯片與所述待測電流導線的中心位置相對；所述磁電阻集成芯片的由芯片單元的磁電阻元件構成的電橋的輸出端與所述運算放大器的輸入端連接，所述磁電阻集成芯片的補償導線層的一個自由端與所述運算放大器的輸出端連接，所述磁電阻集成芯片的補償導線層的另一個自由端與所述電阻的一端連接，所述電阻的另一端接地；所述磁電阻集成芯片包括4N(N=1，2，3，4…)個結構相同的芯片單元，每一個所述芯片單元為多層膜結構，每一個所述芯片單元包括補償導線層、磁電阻元件和至少一個軟磁層；所述補償導線層、所述磁電阻元件和所述軟磁層彼此之間的間隙設有絕緣層，所述絕緣層的形狀與所述補償導線層、所述磁電阻元件和所述軟磁層的形狀匹配；所述4N個芯片單元的補償導線層是一體形成的，該補償導線層在平行于基片的平面內呈“U”字形；所述4N個芯片單元的磁電阻元件相同，所述4N個芯片單元的磁電阻元件連接構成一個電橋。優(yōu)選地，所述至少一個軟磁層為第一軟磁層、第二軟磁層和第三軟磁層，所述第二軟磁層、所述第三軟磁層和所述磁電阻元件設于基片上，所述磁電阻元件設于所述第二軟磁層與所述第三軟磁層之間的間隙內，所述磁電阻元件的厚度小于所述第二軟磁層和所述第三軟磁層的厚度，所述補償導線層設于所述第二軟磁層和所述第三軟磁層上，所述第一軟磁層設于補償導線層上。優(yōu)選地，所述第二軟磁層和第三軟磁層在平行于基片的平面內呈矩形。優(yōu)選地，所述第二軟磁層和第三軟磁層在平行于基片的平面內呈梯形，且第二軟磁層和第三軟磁層的較短的邊靠近磁電阻元件。優(yōu)選地，所述第一軟磁層在垂直于基片的平面內呈“U”字形，且所述第一軟磁層的開口端朝向所述補償導線層、所述第二軟磁層和所述第三軟磁層。 優(yōu)選地，所述軟磁層包括第一底軟磁層、第二底軟磁層、頂軟磁層、第一連接層和第二連接層；所述第一底軟磁層和所述第二底軟磁層設于基片上，且所述第一底軟磁層與第二底軟磁層之間設有間隙，所述第一底軟磁層通過所述第一連接層與所述頂軟磁層連接，所述第二底軟磁層通過所述第二連接層與所述頂軟磁層連接，所述軟磁層在垂直于基片的平面內呈帶缺口的環(huán)形；所述磁電阻元件設于所述第一底軟磁層與所述第二底軟磁層之間的間隙內，且所述磁電阻元件的厚度小于所述第一底軟磁層和所述第二底軟磁層的厚度；所述補償導線層設于所述第一底軟磁層和所述第二底軟磁層上，所述頂軟磁層設于所述補償導線層上。優(yōu)選地，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內呈矩形。優(yōu)選地，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內呈梯形，且所述第一底軟磁層和所述第二底軟磁層的較短的邊靠近所述磁電阻元件。優(yōu)選地，當N彡2時，所述磁電阻集成芯片的任意N個芯片單元的磁電阻元件串聯(lián)和/或并聯(lián)構成所述電橋的一個橋臂。優(yōu)選地,所述磁電阻元件為TMR元件、GMR元件或AMR元件。本發(fā)明具有如下有益效果(I)由于不再需要鐵心和線圈，所述電流傳感器的尺寸由厘米量級縮小為毫米量級，同時其制作成本明顯降低；(2)由于所述電流傳感器的磁電阻集成芯片采用多層膜結構，磁電阻集成芯片中相同的層采用相同的材料和工藝一次鍍膜制備形成，產品的一致性較好；(3)所述電流傳感器的磁電阻集成芯片采用電橋結構，因此所述電流傳感器對外磁場的抗干擾能力明顯增強。


圖I為現(xiàn)有技術的感應線圈式電流傳感器的示意圖；圖2為本發(fā)明實施例I提供的電流傳感器的剖面圖；圖3為本發(fā)明實施例I提供的電流傳感器的電連接結構示意圖；圖4為本發(fā)明實施例I提供的電流傳感器的磁電阻集成芯片的俯視圖；圖5為本發(fā)明實施例I提供的電流傳感器的磁電阻集成芯片的芯片單元的橫截面示意圖；圖6為本發(fā)明實施例2提供的電流傳感器的磁電阻集成芯片的俯視圖；圖7為本發(fā)明實施例2提供的電流傳感器的磁電阻集成芯片的芯片單元的橫截面示意圖；圖8為本發(fā)明實施例3提供的電流傳感器的磁電阻集成芯片的俯視圖9為本發(fā)明實施例3提供的電流傳感器的磁電阻集成芯片的芯片單元的橫截面示意圖；圖10為本發(fā)明實施例4提供的電流傳感器的磁電阻集成芯片的俯視圖。
具體實施例方式下面結合附圖及實 施例對本發(fā)明的內容作進一步的描述。實施例I本實施例提供的電流傳感器包括磁電阻集成芯片I、運算放大器2、電阻3、印刷線路板4和U形的待測電流導線5，如圖2所示。磁電阻集成芯片I、運算放大器2和電阻3固定于印刷線路板4的一側，待測電流導線5固定于印刷線路板4的另一側，且磁電阻集成芯片I的位置與待測電流導線5的中心位置相對。如圖3所示磁電阻集成芯片I的由芯片單元的磁電阻元件構成的電橋的輸出端與運算放大器2的輸入端連接，磁電阻集成芯片I的補償導線層的一個自由端與運算放大器2的輸出端連接，磁電阻集成芯片I的補償導線層的另一個自由端與電阻3的一端連接，電阻3的另一端接地。磁電阻集成芯片I包括例如四個芯片單元，即第一芯片單元111、第二芯片單元112、第三芯片單元113和第四芯片單元114，如圖4所示。第一芯片單元111、第二芯片單元112、第三芯片單元113和第四芯片單元114的結構都相同，且都為多層膜結構。以第一芯片單元111為例介紹本實施例的磁電阻集成芯片I的每一個芯片單元的膜層結構。如圖5所示，第一芯片單元111包括第一軟磁層1111、補償導線層1112、第二軟磁層1113、第三軟磁層1114和磁電阻兀件1115。第二軟磁層1113、第三軟磁層1114和磁電阻兀件1115設于基片1116上。磁電阻兀件1115位于第二軟磁層1113與第三軟磁層1114之間的間隙內，且磁電阻元件1115的厚度小于第二軟磁層1113和第三軟磁層1114的厚度。補償導線層1112設于第二軟磁層1113和第三軟磁層1114上。第一軟磁層1111設于補償導線層1112上。第一軟磁層1111、補償導線層1112、第二軟磁層1113、第三軟磁層1114和磁電阻元件1115彼此之間的間隙設有絕緣層(圖中未示出)，該絕緣層的形狀與第一軟磁層1111、補償導線層1112、第二軟磁層1113、第三軟磁層1114和磁電阻元件1115的形狀匹配。第二軟磁層1113和第三軟磁層1114在平行于基片1116的平面內呈矩形或者梯形。在本實施例中，第二軟磁層1113和第三軟磁層1114在平行于基片1116的平面內呈例如梯形，且第二軟磁層1113和第三軟磁層1114的較短的邊靠近磁電阻元件1115，用于起聚磁作用，如圖4所示。磁電阻元件1115為TMR(隧道磁電阻)元件、GMR(巨磁電阻)元件或AMR(各向異性磁電阻)元件。在本實施例中,磁電阻元件1115為例如TMR元件,磁電阻元件1115包括至少一個TMR。當磁電阻元件1115中包括多個TMR時，該多個TMR串聯(lián)和/或并聯(lián)。在本實施例中，磁電阻元件1115包括例如一個TMR (圖中未示出)。第二芯片單元112、第三芯片單元113和第四芯片單元114的結構與第一芯片單元111的結構完全相同。如圖4所示，第二芯片單元112、第三芯片單元113和第四芯片單元114的補償導線層與第一芯片單元111的補償導線層1112是一體形成的，即第一芯片單元111的補償導線層1112也是第二芯片單元112、第三芯片單元113和第四芯片單元114的補償導線層。補償導線層1112在平行于基片1116的平面內呈“U”字形。第一芯片單元111、第二芯片單元112、第三芯片單元113和第四芯片單元114沿補償導線層1112走向的排布方式如圖4所示。第一芯片單元111、第二芯片單元112、第三芯片單元113和第四芯片單元114中的磁電阻兀件各自作為一個橋臂電連接構成一個電橋。使用時，使待測電流從待測電流導線5中流過，通過測試電阻3兩端的電壓即可獲得待測電流的大小。實施例2本實施例提供的電流傳感器與實施例I的電流傳感器的結構相同。本實施例提供的用于電流傳感器的磁電阻集成芯片I包括例如四個芯片單元，即第一芯片單元121、第二芯片單元122、第三芯片單元123和第四芯片單元124，如圖6所示?！さ谝恍酒瑔卧?21、第二芯片單元122、第三芯片單元123和第四芯片單元124的結構都相同，且都為多層膜結構。以第一芯片單兀121為例介紹本實施例的磁電阻集成芯片的每一個芯片單兀的膜層結構。如圖7所示，第一芯片單元121包括第一軟磁層1211、補償導線層1212、第二軟磁層1213、第三軟磁層1214和磁電阻兀件1215。第二軟磁層1213、第三軟磁層1214和磁電阻兀件1215設于基片1216上。磁電阻兀件1215位于第二軟磁層1213與第三軟磁層1214之間的間隙內，且磁電阻元件1215的厚度小于第二軟磁層1213和第三軟磁層1214的厚度。補償導線層1212設于第二軟磁層1213和第三軟磁層1214上。第一軟磁層1211設于補償導線層1212上。第一軟磁層1211在垂直于基片1216的平面內呈“U”字形，且第一軟磁層1211的開口端朝向補償導線層1212、第二軟磁層1213和第三軟磁層1214。第一軟磁層1211、補償導線層1212、第二軟磁層1213、第三軟磁層1214和磁電阻元件1215彼此之間的間隙設有絕緣層(圖中未示出)，該絕緣層的形狀與第一軟磁層1211、補償導線層1212、第二軟磁層1213、第三軟磁層1214和磁電阻元件1215的形狀匹配。第二軟磁層1213和第三軟磁層1214在平行于基片1216的平面內呈矩形或者梯形。在本實施例中，第二軟磁層1213和第三軟磁層1214在平行于基片1216的平面內呈例如矩形，如圖6所示。磁電阻元件1215為TMR元件、GMR元件或AMR元件。在本實施例中，磁電阻元件1215為例如GMR元件，磁電阻元件1215包括至少一個GMR。當磁電阻元件1215中包括多個GMR時，該多個GMR串聯(lián)和/或并聯(lián)。在本實施例中，磁電阻元件1215包括例如兩個串聯(lián)的GMR (圖中未示出)。第二芯片單元122、第三芯片單元123和第四芯片單元124的結構與第一芯片單元121的結構完全相同。如圖6所示，第二芯片單元122、第三芯片單元123和第四芯片單元124的補償導線層與第一芯片單元121的補償導線層1212是一體形成的，即第一芯片單元121的補償導線層1212也是第二芯片單元122、第三芯片單元123和第四芯片單元124的補償導線層。補償導線層1212在平行于基片1216的平面內呈“U”字形。第一芯片單元121、第二芯片單元122、第三芯片單元123和第四芯片單元124沿補償導線層1212走向的排布方式如圖6所示。第一芯片單元121、第二芯片單元122、第三芯片單元123和第四芯片單元124中的磁電阻兀件各自作為一個橋臂電連接構成一個電橋。
使用時，使待測電流從待測電流導線5中流過，通過測試電阻3兩端的電壓即可獲得待測電流的大小。實施例3本實施例提供的電流傳感器與實施例I的電流傳感器的結構相同。本實施例提供的用于電流傳感器的磁電阻集成芯片I包括例如四個芯片單元，即第一芯片單元131、第二芯片單元132、第三芯片單元133和第四芯片單元134，如圖8所示。第一芯片單元131、第二芯片單元132、第三芯片單元133和第四芯片單元134的結構都相同，且都為多層膜結構。以第一芯片單元131為例介紹本實施例的磁電阻集成芯片的每一個芯片單元的膜層結構。如圖9所示，第一芯片單元131包括軟磁層1311、補償導線層1312和磁電阻元 件1313。軟磁層1311包括第一底軟磁層13111、第二底軟磁層13112、頂軟磁層13113、第一連接層13114和第二連接層13115。第一底軟磁層13111和第二底軟磁層13112設于基片1314上,且第一底軟磁層13111與第二底軟磁層13112之間設有間隙。第一底軟磁層13111通過第一連接層13114與頂軟磁層13113連接；第二底軟磁層13112通過第二連接層13115與頂軟磁層13113連接。軟磁層1311在垂直于基片的平面內呈帶缺口的環(huán)形。磁電阻元件1313設于第一底軟磁層13111與第二底軟磁層13112之間的間隙內，且磁電阻兀件1313的厚度小于第一底軟磁層13111和第二底軟磁層13112的厚度。補償導線層1312設于第一底軟磁層13111和第二底軟磁層13112上。頂軟磁層13112設于補償導線層1312上。軟磁層1311、補償導線層1312和磁電阻元件1313彼此之間的間隙設有絕緣層(圖中未示出)，該絕緣層的形狀與軟磁層1311、補償導線層1312和磁電阻元件1313的形狀匹配。第一底軟磁層13111和第二底軟磁層13112在平行于基片1314的平面內呈矩形或梯形。在本實施例中，第一底軟磁層13111和第二底軟磁層13112在平行于基片1314的平面內呈例如矩形。磁電阻元件1313為TMR元件、GMR元件或AMR元件。在本實施例中，磁電阻元件1313為例如AMR元件,磁電阻元件1313包括至少一個AMR。當磁電阻元件1313中包括多個AMR時，該多個AMR串聯(lián)和/或并聯(lián)。在本實施例中，磁電阻元件1313包括例如兩個并聯(lián)的AMR(圖中未示出)。第二芯片單元132、第三芯片單元133和第四芯片單元134的結構與第一芯片單元131的結構完全相同。如圖8所示，第二芯片單元132、第三芯片單元133和第四芯片單元134的補償導線層與第一芯片單元131的補償導線層1312是一體形成的，即第一芯片單元131的補償導線層1312也是第二芯片單元132、第三芯片單元133和第四芯片單元134的補償導線層。補償導線層1312在平行于基片1314的平面內呈“U”字形。第一芯片單元131、第二芯片單元132、第三芯片單元133和第四芯片單元134沿補償導線層1312走向的排布方式如圖8所示。第一芯片單元131、第二芯片單元132、第三芯片單元133和第四芯片單元134中的磁電阻兀件各自作為一個橋臂電連接構成一個電橋。使用時，使待測電流從待測電流導線5中流過，通過測試電阻3兩端的電壓即可獲得待測電流的大小。實施例4
本實施例提供的電流傳感器與實施例I的電流傳感器的結構相同。如圖10所示，本實施例提供的電流傳感器的磁電阻集成芯I片包括例如八個芯片單元，即第一芯片單元141、第二芯片單元142、第三芯片單元143、第四芯片單元144、第五芯片單元145、第六芯片單元146、第七芯片單元147、第八芯片單元148。本實施例的電流傳感器的磁電阻集成芯片I的芯片單元采用實施例I、實施例2或實施例3的電流傳感器的磁電阻集成芯片的芯片單元。磁電阻集成芯片I的八個芯片單元的磁電阻元件相同。在本實施例中,磁電阻集成芯片I的每一個芯片單元包括例如三個串聯(lián)的TMR (圖中未示出)。磁電阻集成芯片I的八個芯片單元的磁電阻元件連接構成一個電橋。磁電阻集成芯片I的任意兩個芯片單元的磁電阻元件串聯(lián)和/或并聯(lián)構成所述電橋的一個橋臂。在本實施例中，第一芯片單元141和第三芯片單元143的磁電阻元件串聯(lián)構成所述電橋的例如第一橋臂；第五芯片單元145和第七芯片單元147串聯(lián)構成所述電橋的例如第二橋臂；第二芯片單元142和第四芯片單元144串聯(lián)構成所述電橋的例如第三橋臂，第六芯片單元146和第八芯片單元148串聯(lián)構成所述電橋的例如第四橋臂。 使用時，使待測電流從待測電流導線5中流過，通過測試電阻3兩端的電壓即可獲得待測電流的大小。由于不再需要鐵心和線圈，所述電流傳感器的尺寸由厘米量級縮小為毫米量級，同時其制作成本明顯降低。由于所述電流傳感器的磁電阻集成芯片采用多層膜結構，磁電阻集成芯片中相同的層采用相同的材料和工藝一次鍍膜制備形成，產品的一致性較好。所述電流傳感器的磁電阻集成芯片采用電橋結構，因此所述電流傳感器對外磁場的抗干擾能力明顯增強。應當理解，以上借助優(yōu)選實施例對本發(fā)明的技術方案進行的詳細說明是示意性的而非限制性的。本領域的普通技術人員在閱讀本發(fā)明說明書的基礎上可以對各實施例所記載的技術方案進行修改，或者對其中部分技術特征進行等同替換；而這些修改或者替換，并不使相應技術方案的本質脫離本發(fā)明各實施例技術方案的精神和范圍。
權利要求
1.電流傳感器，其特征在于，該電流傳感器包括磁電阻集成芯片、運算放大器、電阻、印刷線路板和U形的待測電流導線； 所述磁電阻集成芯片、所述運算放大器和所述電阻固定于所述印刷線路板的一側，所述待測電流導線固定于所述印刷線路板的另一側，且所述磁電阻集成芯片與所述待測電流導線的中心位置相對； 所述磁電阻集成芯片的由芯片單元的磁電阻元件構成的電橋的輸出端與所述運算放大器的輸入端連接，所述磁電阻集成芯片的補償導線層的一個自由端與所述運算放大器的輸出端連接，所述磁電阻集成芯片的補償導線層的另一個自由端與所述電阻的一端連接，所述電阻的另一端接地； 所述磁電阻集成芯片包括4N(N=1，2，3,4···)個結構相同的芯片單元，每一個所述芯片單元為多層膜結構，每一個所述芯片單元包括補償導線層、磁電阻元件和至少一個軟磁層；所述補償導線層、所述磁電阻元件和所述軟磁層彼此之間的間隙設有絕緣層，所述絕緣層的形狀與所述補償導線層、所述磁電阻元件和所述軟磁層的形狀匹配；所述4N個芯片單元的補償導線層是一體形成的，該補償導線層在平行于基片的平面內呈“U”字形；所述4N個芯片單元的磁電阻元件相同，所述4N個芯片單元的磁電阻元件連接構成一個電橋。
2.根據(jù)權利要求I所述的電流傳感器，其特征在于，所述至少一個軟磁層為第一軟磁層、第二軟磁層和第三軟磁層，所述第二軟磁層、所述第三軟磁層和所述磁電阻元件設于基片上，所述磁電阻元件設于所述第二軟磁層與所述第三軟磁層之間的間隙內，所述磁電阻元件的厚度小于所述第二軟磁層和所述第三軟磁層的厚度，所述補償導線層設于所述第二軟磁層和所述第三軟磁層上，所述第一軟磁層設于補償導線層上。
3.根據(jù)權利要求2所述的電流傳感器，其特征在于，所述第二軟磁層和第三軟磁層在平行于基片的平面內呈矩形。
4.根據(jù)權利要求2所述的電流傳感器，其特征在于，所述第二軟磁層和第三軟磁層在平行于基片的平面內呈梯形，且第二軟磁層和第三軟磁層的較短的邊靠近磁電阻元件。
5.根據(jù)權利要求2所述的電流傳感器，其特征在于，所述第一軟磁層在垂直于基片的平面內呈“U”字形，且所述第一軟磁層的開口端朝向所述補償導線層、所述第二軟磁層和所述第三軟磁層。
6.根據(jù)權利要求I所述的電流傳感器，其特征在于，所述軟磁層包括第一底軟磁層、第二底軟磁層、頂軟磁層、第一連接層和第二連接層； 所述第一底軟磁層和所述第二底軟磁層設于基片上，且所述第一底軟磁層與第二底軟磁層之間設有間隙，所述第一底軟磁層通過所述第一連接層與所述頂軟磁層連接，所述第二底軟磁層通過所述第二連接層與所述頂軟磁層連接，所述軟磁層在垂直于基片的平面內呈帶缺口的環(huán)形； 所述磁電阻元件設于所述第一底軟磁層與所述第二底軟磁層之間的間隙內，且所述磁電阻元件的厚度小于所述第一底軟磁層和所述第二底軟磁層的厚度； 所述補償導線層設于所述第一底軟磁層和所述第二底軟磁層上，所述頂軟磁層設于所述補償導線層上。
7.根據(jù)權利要求6所述的電流傳感器，其特征在于，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內呈矩形。
8.根據(jù)權利要求6所述的電流傳感器，其特征在于，所述第一底軟磁層和所述第二底軟磁層在平行于基片的平面內呈梯形，且所述第一底軟磁層和所述第二底軟磁層的較短的邊靠近所述磁電阻元件。
9.根據(jù)權利要求I所述的電流傳感器，其特征在于，當N> 2時，所述磁電阻集成芯片的任意N個芯片單元的磁電阻元件串聯(lián)和/或并聯(lián)構成所述電橋的一個橋臂。
10.根據(jù)權利要求1-9任意一項所述的電流傳感器，其特征在于，所述磁電阻元件為TMR元件、GMR元件或AMR元件。
全文摘要
本發(fā)明公開了一種電流傳感器，該電流傳感器包括磁電阻集成芯片、運算放大器、電阻、印刷線路板和U形的待測電流導線；磁電阻集成芯片、運算放大器和電阻固定于印刷線路板的一側，待測電流導線固定于印刷線路板的另一側，且磁電阻集成芯片與待測電流導線的中心位置相對；磁電阻集成芯片的由芯片單元的磁電阻元件構成的電橋的輸出端與所述運算放大器的輸入端連接，磁電阻集成芯片的補償導線層的一個自由端與運算放大器的輸出端連接，磁電阻集成芯片的補償導線層的另一個自由端與電阻的一端連接，電阻的另一端接地。所述電流傳感器的尺寸由厘米量級縮小為毫米量級，同時其制作成本明顯降低；產品的一致性較好；對外磁場的抗干擾能力明顯增強。
文檔編號G01R15/00GK102901858SQ201210409149
公開日2013年1月30日 申請日期2012年10月24日 優(yōu)先權日2012年10月24日
發(fā)明者王建國 申請人:無錫樂爾科技有限公司