專利名稱：新型的超短波校正信號(hào)源的制作方法
技術(shù)領(lǐng)域：
本實(shí) 用新型涉及一種信號(hào)源，尤其涉及一種新型的超短波校正信號(hào)源。
背景技術(shù)：
校正信號(hào)源是無線電測(cè)向機(jī)的重要組成部分，相關(guān)干涉儀、空間譜估計(jì)等測(cè)向機(jī)都需要多波道接收機(jī)，多波道接收機(jī)由多個(gè)獨(dú)立接收機(jī)組成，測(cè)向系統(tǒng)要求這些接收機(jī)有相同的幅度和相位特性，即各接收機(jī)的增益、延時(shí)特性相同，但由于各接收機(jī)中的元器件特性差異，使得多波道接收機(jī)的幅度相位不一致，為此需要通過校正的方法消除不一致性，使其幅度相位一致。這種校正方法是利用校正信號(hào)源產(chǎn)生與接收機(jī)接收頻率一致的信號(hào)，并通過同相功分器加到各接收機(jī)，測(cè)量接收機(jī)輸出信號(hào)的幅度、相位，與其中一個(gè)接收機(jī)比較得到的誤差就是多波道接收機(jī)的不一致誤差，在實(shí)際測(cè)向時(shí)扣除這些誤差就完成了校正。目前大都數(shù)校正信號(hào)源只輸出單音等幅波，通過同相功分器加到多波道接收機(jī)中，經(jīng)測(cè)量可以得到接收機(jī)工作頻率上濾波器帶內(nèi)某一個(gè)點(diǎn)的幅度相位誤差，當(dāng)接收機(jī)為窄帶接收機(jī)時(shí)，所測(cè)得的誤差值可以準(zhǔn)確表征多波道接收機(jī)的不一致性，但當(dāng)接收機(jī)中頻帶寬較寬，一般寬帶多波道接收機(jī)帶寬達(dá)到20MHz，由于寬帶濾波器帶內(nèi)各頻點(diǎn)群延時(shí)和波動(dòng)不一樣，無法用某一點(diǎn)的一致性誤差代表帶內(nèi)其他頻點(diǎn)的誤差，因此單音校正源只能校正窄帶信道，無法滿足寬帶校正需要。另外，普通校正信號(hào)源輸出幅度不可變，而接收機(jī)接收的天空信號(hào)大小差異很大，接收機(jī)要通過自動(dòng)增益控制調(diào)整接收機(jī)鏈路增益，增益改變了，接收信道的不一致性的誤差也會(huì)變化，若校正源輸出信號(hào)幅度不隨接收信號(hào)幅度變化，校正效果不好，甚至無法滿足多波接收機(jī)的一致性要求。
發(fā)明內(nèi)容本實(shí)用新型的目的就在于提供一種解決上述問題，可以測(cè)得寬帶濾波器帶內(nèi)許多頻點(diǎn)的誤差，滿足寬帶校正需要，自適應(yīng)調(diào)整校正信號(hào)源輸出幅度，保證測(cè)量不一致性誤差結(jié)果更準(zhǔn)確、校正效果更好的新型的超短波校正信號(hào)源。為了實(shí)現(xiàn)上述目的，本實(shí)用新型采用的技術(shù)方案是這樣的一種新型的超短波校正信號(hào)源，包括主控板、設(shè)置在主控板上的參考源分配模塊、主控模塊和校正源模塊；所述參考源模塊生成多路參考時(shí)鐘信號(hào)，且其中一路送入主控模塊中；所述主控模塊包括控制芯片、控制芯片的輸入端分別連接一路參考時(shí)鐘信號(hào)、天線控制接口電路、以太網(wǎng)接口電路、GPS電路，輸出端連接同步接口電路和校正源模塊的輸入端;所述校正源模塊包括次FPGA，次FPGA的輸入端與主控模塊相連，輸出端分別連接一正交調(diào)制器和一頻率合成器，正交調(diào)制器和頻率合成器的輸出端通過一混頻器后依次連接數(shù)字衰減器和射頻輸出端，數(shù)字衰減器還和次FPGA的輸出端相連。[0011]作為優(yōu)選所述控制芯片包括相互通信的DSP和主FPGA，其中，DSP與天線控制接口電路、以太網(wǎng)接口電路相連，主FPGA與參考時(shí)鐘信號(hào)、GPS電路、同步接口電路、次FPGA相連。作為優(yōu)選天線控制接口電路為通過RS422電平轉(zhuǎn)換電路與DSP相連的天線控制接口，以太網(wǎng)接口電路為通過以太網(wǎng)芯片與DSP相連的以太網(wǎng)接口，GPS電路為依次通過RS232電平轉(zhuǎn)換電路和GPS模塊與FPGA相連的GPS/BD接口。作為優(yōu)選正交調(diào)制器和混頻器間設(shè)有一放大器。作為優(yōu)選所述參考源模塊為一連接時(shí)鐘源的八功分器。與現(xiàn)有技術(shù)相比，本實(shí)用新型的優(yōu)點(diǎn)在于可以產(chǎn)生寬帶梳狀譜，可以測(cè)得寬帶濾波器帶內(nèi)許多頻點(diǎn)的誤差，滿足寬帶校正需要，通過測(cè)量接收信號(hào)大小，自適應(yīng)調(diào)整校正信號(hào)源輸出幅度，保證測(cè)量不一致性誤差結(jié)果更準(zhǔn)確，校正效果更好。

圖I為本實(shí)用新型主控模塊電路框圖；圖2為本實(shí)用新型校正源模塊電路框圖；圖3為本實(shí)用新型系統(tǒng)電路框圖。
具體實(shí)施方式
下面將結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明。實(shí)施例I :參見圖I、圖2、圖3，一種新型的超短波校正信號(hào)源，包括主控板、設(shè)置在主控板上的參考源分配模塊、主控模塊和校正源模塊。所述參考源模塊生成多路參考時(shí)鐘信號(hào)，且其中一路送入主控模塊中；所述參考源模塊為一連接時(shí)鐘源的八功分器，在此，時(shí)鐘源選用IOOMHz時(shí)鐘輸入，經(jīng)過一個(gè)八功分器后信號(hào)分為8路，其中一路輸出為主控模塊提供參考時(shí)鐘信號(hào)，另外七路輸出用作各接收機(jī)的參考時(shí)鐘，保證七波道接收機(jī)同源。所述主控模塊包括控制芯片、控制芯片的輸入端分別連接一路參考時(shí)鐘信號(hào)、天線控制接口電路、以太網(wǎng)接口電路、GPS電路，輸出端連接同步接口電路和校正源模塊的輸入端；主控模塊為整個(gè)設(shè)備的控制中心，主要完成測(cè)向天線開關(guān)切換控制、對(duì)各接收信道進(jìn)行同步控制、接收來自GPS的時(shí)間信號(hào)，并通過同步控制口傳輸?shù)礁鹘邮招诺?、通過百兆以太網(wǎng)與PC機(jī)通信、控制校正信號(hào)源輸出頻率及幅度調(diào)整等多種功能。所述校正源模塊包括次FPGA，次FPGA的輸入端與主控模塊相連，輸出端分別連接一正交調(diào)制器和一頻率合成器，正交調(diào)制器和頻率合成器的輸出端通過一混頻器后依次連接數(shù)字衰減器和射頻輸出端，正交調(diào)制器和混頻器間設(shè)有一放大器，數(shù)字衰減器還和次FPGA的輸出端相連，其目的是產(chǎn)生系統(tǒng)所要求的校正信號(hào)源。在本實(shí)施例中，所述控制芯片包括相互通信的DSP和主FPGA，其中，DSP與天線控制接口電路、以太網(wǎng)接口電路相連，主FPGA與參考時(shí)鐘信號(hào)、GPS電路、同步接口電路、次FPGA相連。天線控制接口電路為通過RS422電平轉(zhuǎn)換電路與DSP相連的天線控制接口，以太網(wǎng)接口電路為通過以太網(wǎng)芯片與DSP相連的以太網(wǎng)接口，GPS電路為依次通過RS232電平轉(zhuǎn)換電路和GPS模塊與FPGA相連的GPS/BD接口。[0025]主控模塊中DSP采用ADSP-21369KBPZ-2A，其運(yùn)算能力強(qiáng)大，可通過軟件靈活配置外圍模塊，能夠滿足系統(tǒng)的控制和數(shù)據(jù)處理要求；主FPGA采用XC3S50AN，用于時(shí)鐘分頻、同步控制信號(hào)產(chǎn)生及部分信號(hào)轉(zhuǎn)接等；以太網(wǎng)芯片采用W5100，主要用于主控模塊與PC機(jī)之間的通信；RS232電平轉(zhuǎn)換電路和RS422電平轉(zhuǎn)換電路分別由ADM3202和MAX3033實(shí)現(xiàn)，為測(cè)向天線提供控制信號(hào)；校正源模塊中次FPGA 采用 XC3S50AN-TQG144 ;正交調(diào)制器采用DDS/DAC AD9957，其輸出作為本振信號(hào)；頻率合成器采用ADF4350，輸出作為射頻信號(hào)，兩者混頻得到所要求的校正源輸出；混頻器采用ADE-42MH+ ；數(shù)字衰減器采用PE4306，控制混頻器出來的校正信號(hào)的幅度衰減值；正交調(diào)制器接收基帶IQ數(shù)據(jù)，經(jīng)數(shù)字上變頻和正交調(diào)制后，轉(zhuǎn)化為載波頻率為200MHz的單音信號(hào)或20M帶寬譜間隔25kHz的梳狀譜信號(hào)；次FPGA通過串行SPI接口對(duì)正交調(diào)制器和頻率合成器內(nèi)部寄存器進(jìn)行配置，IQ基帶數(shù)據(jù)由并行數(shù)據(jù)總線寫入正交調(diào)制器中。頻率合成器ADF4350可產(chǎn)生頻率范圍為220_3800MHz的射頻信號(hào)，其與單音信號(hào)或梳狀譜信號(hào)進(jìn)行混頻，得到頻率范圍為20-3600MHZ的校正信號(hào)，其幅度衰減值可由數(shù)控衰減器PE4306進(jìn)行設(shè)置。實(shí)際生產(chǎn)中，將主控模塊和校正源模塊分別做在兩塊板子上，相互通信可通過設(shè)置的校正源板控制接口，當(dāng)然，也可以將二者設(shè)計(jì)在同一板子上。
權(quán)利要求1.ー種新型的超短波校正信號(hào)源，其特征在于包括主控板、設(shè)置在主控板上的參考源分配模塊、主控模塊和校正源模塊； 所述參考源模塊生成多路參考時(shí)鐘信號(hào)，且其中一路送入主控模塊中； 所述主控模塊包括控制芯片、控制芯片的輸入端分別連接一路參考時(shí)鐘信號(hào)、天線控制接ロ電路、以太網(wǎng)接ロ電路、GPS電路，輸出端連接同步接ロ電路和校正源模塊的輸入端; 所述校正源模塊包括次FPGA，次FPGA的輸入端與主控模塊相連，輸出端分別連接一正交調(diào)制器和ー頻率合成器，正交調(diào)制器和頻率合成器的輸出端通過ー混頻器后依次連接數(shù)字衰減器和射頻輸出端，數(shù)字衰減器還和次FPGA的輸出端相連。
2.根據(jù)權(quán)利要求I所述的新型的超短波校正信號(hào)源，其特征在于所述控制芯片包括相互通信的DSP和主FPGA，其中，DSP與天線控制接ロ電路、以太網(wǎng)接ロ電路相連，主FPGA與參考時(shí)鐘信號(hào)、GPS電路、同步接ロ電路、次FPGA相連。
3.根據(jù)權(quán)利要求I所述的新型的超短波校正信號(hào)源，其特征在于天線控制接ロ電路為通過RS422電平轉(zhuǎn)換電路與DSP相連的天線控制接ロ，以太網(wǎng)接ロ電路為通過以太網(wǎng)芯片與DSP相連的以太網(wǎng)接ロ，GPS電路為依次通過RS232電平轉(zhuǎn)換電路和GPS模塊與FPGA相連的GPS/BD接ロ。
4.根據(jù)權(quán)利要求I所述的新型的超短波校正信號(hào)源，其特征在于正交調(diào)制器和混頻器間設(shè)有一放大器。
5.根據(jù)權(quán)利要求I所述的新型的超短波校正信號(hào)源，其特征在于所述參考源模塊為一連接時(shí)鐘源的八功分器。
專利摘要本實(shí)用新型公開了一種新型的超短波校正信號(hào)源，包括主控板、設(shè)置在主控板上的參考源分配模塊、主控模塊和校正源模塊，所述主控模塊包括控制芯片、控制芯片的輸入端分別連接一路參考時(shí)鐘信號(hào)、天線控制接口電路、以太網(wǎng)接口電路、GPS電路，輸出端連接同步接口電路和校正源模塊，所述校正源模塊包括次FPGA，次FPGA輸出端分別連接一正交調(diào)制器和一頻率合成器，二者輸出端通過一混頻器后依次連接數(shù)字衰減器和射頻輸出端。本實(shí)用新型可以產(chǎn)生寬帶梳狀譜，可以測(cè)得寬帶濾波器帶內(nèi)許多頻點(diǎn)的誤差，滿足寬帶校正需要，通過測(cè)量接收信號(hào)大小，自適應(yīng)調(diào)整校正信號(hào)源輸出幅度，保證測(cè)量不一致性誤差結(jié)果更準(zhǔn)確，校正效果更好。
文檔編號(hào)G01S3/12GK202583450SQ20122010797
公開日2012年12月5日 申請(qǐng)日期2012年3月21日 優(yōu)先權(quán)日2012年3月21日
發(fā)明者陳大平, 朱屏 申請(qǐng)人:成都中安頻譜科技有限公司