一種芯片上傳感器的制造方法
【專利摘要】本發(fā)明涉及一種芯片上傳感器，所述傳感器包括含有待測晶體管（M1）的應力電路，所述應力電路一端連接電源，另一端接地，所述傳感器還包括開關電路，所述開關電路控制所述應力電路分別處于應力狀態(tài)和測量狀態(tài)，通過所述兩種狀態(tài)來測量所述待測晶體管（M1）的閾值電壓；所述傳感器還包括第九晶體管（M9）和第十晶體管（M10），所述第九晶體管（M9）和所述第十晶體管（M10）串聯(lián)后并聯(lián)于所述應力電路，以保證在應力狀態(tài)下只在待測晶體管（M1）施加應力。所述傳感器能夠更好的監(jiān)控PBTI引起的閾值電壓偏移。
【專利說明】一種芯片上傳感器

【技術領域】
[0001] 本發(fā)明涉及半導體領域，具體地，本發(fā)明涉及一種芯片上傳感器，用于測量PBTI 引起的閾值電壓偏移。

【背景技術】
[0002] 對超大規(guī)模集成電路制造產業(yè)而言，隨著M0SFET (金屬氧化物半導體場效應晶體 管）裝置尺寸的不斷減小，半導體制作工藝已經進入深亞微米時代，且向超深亞微米發(fā)展， 此時，半導體器件可靠性越來越直接影響著制作的1C芯片的性能和使用壽命。但是，由于 M0S器件尺寸等比例縮小時，器件工作電壓并沒有相應等比例減少，所以，相應的器件內部 的電場強度隨器件尺寸的減小反而增強。
[0003] 在深亞微米工藝中，隨著M0S器件尺寸的日益縮小，NM0S器件中正偏壓溫度不穩(wěn) 定性（Positive Bias Temperature Instability，PBTI)成為影響 CMOS 技術穩(wěn)定性的重要 因素，尤其對于多晶硅/SiON以及高K材料/金屬柵柵堆具有重要影響。
[0004] 正偏壓溫度不穩(wěn)定性可以引起的器件性能的退化，例如會引起所述器件漏極電流 (Idsat)發(fā)生偏移，是影響M0S器件可靠性的重要因素。因此，正偏壓溫度不穩(wěn)定性測試已 成為M0S器件可靠性測試的主要測試項目之一。因此，越來越有必要開發(fā)一種測試結構，以 便有效的表征和分析正偏壓溫度不穩(wěn)定性，以及對電路所帶來的影響。
[0005] 目前現有技術中設備級正偏壓溫度不穩(wěn)定性的檢測裝置如圖1所示，所述襯底接 地，然后在柵極上施加柵極電壓、所述漏極上施加漏極電壓后即發(fā)生偏執(zhí)。此外，對熱載流 子注入（HCI)效應測試的電路如圖2所示，所示電路包括8個M0SFET，M1-M8,其中晶體管接 地，并在所述晶體管上施加工作電壓，由晶體管Ml、M2以及M5、M6組成一對的鏡像電流電路 首尾連接形成閉合電流反饋回路，該測試還包括開關電路，該開關電路包括第八晶體管M8 和第七晶體管M7,所述第八晶體管M8分別與電源和所述鏡像電流電路相連，所述第八晶體 管M8的柵極連接第一測量控制信號端，來控制所述第八晶體管M8的開/關；所述第二晶體 管M7分別與電源相連和所述鏡像電流電路相連，所述第二晶體管M7的柵極與第二測量控 制信號端相連，通過所述第二測量控制信號端來控制第二晶體管M7的開/關，所述開關電 路控制所述閾值電壓應力電路分別處于應力狀態(tài)和測量狀態(tài)，通過所述兩種狀態(tài)來測量所 述待測晶體管的閾值電壓。
[0006] 雖然現有技術中有設備級正偏壓溫度不穩(wěn)定性的檢測裝置和熱載流子注入（HCI) 效應的檢測電路，但都不能很好地檢測和分析正偏壓溫度不穩(wěn)定性，因此亟需解決該問題， 以提高半導體器件的性能。


【發(fā)明內容】

[0007] 在
【發(fā)明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進 一步詳細說明。本發(fā)明的
【發(fā)明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的 關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0008] 本發(fā)明提供了一種用于測量PBTI引起的閾值電壓偏移的芯片上傳感器，所述傳 感器包括含有待測晶體管Ml的應力電路，所述應力電路一端連接電源，另一端接地，所述 傳感器還包括開關電路，所述開關電路控制所述應力電路分別處于應力狀態(tài)和測量狀態(tài)， 通過所述兩種狀態(tài)來測量所述待測晶體管Ml的閾值電壓；
[0009] 所述傳感器還包括第九晶體管M9和第十晶體管M10,所述第九晶體管M9和所述第 十晶體管M10串聯(lián)后并聯(lián)于所述應力電路，以保證在應力狀態(tài)下只在待測晶體管Ml施加應 力。
[0010] 作為優(yōu)選，所述開關電路包括第七晶體管M7和第八晶體管M8,所述第七晶體管M7 設置于所述電源和所述待測晶體管Ml之間，所述第七晶體管M7的柵極與第一測量控制信 號端相連；所述第八晶體管M8設置于所述電源和所述第一鏡像電流電路之間，所述第八晶 體管Μ 8柵極與第二測量控制信號端相連。
[0011] 作為優(yōu)選，所述第九晶體管Μ9和所述第十晶體管Μ10的柵極與第二測量控制信號 端相連。
[0012] 作為優(yōu)選，所述應力電路包括含有待測晶體管Ml的第一鏡像電流電路，所述第一 鏡像電流電路一端連接電源，另一端接地。
[0013] 作為優(yōu)選，所述第一鏡像流電路為由所述待測晶體管Ml與第二晶體管M2、第五晶 體管M5和第六晶體管M6首尾相連形成的閉合電流反饋回路。
[0014] 作為優(yōu)選，所述待測晶體管Ml和所述第五晶體管M5之間還連接有第三晶體管M3， 所述第二晶體管和所述第六晶體管之間還連接有第四晶體管M4。
[0015] 作為優(yōu)選，所述第九晶體管M9的漏極與所述待測晶體管Ml的源極相連，所述第十 晶體管M10源極和所述第二晶體管M2的柵極相連。
[0016] 作為優(yōu)選，所述第一測量控制信號端輸出信號控制所述第七晶體管M7打開，第二 測量控制信號端輸出信號控制所述第八晶體管M8、所述第九晶體管M9和所述第十晶體管 M10關閉時，所述應力電路處于斷路，待測晶體管Ml通過第七晶體管M7處于PBTI的應力狀 態(tài)。
[0017] 作為優(yōu)選，所述第二測量控制信號端輸出信號控制所述第八晶體管M8、所述第九 晶體管M9和所述第十晶體管M10打開，所述第一測量控制信號端輸出信號控制所述第七晶 體管M7關閉時，所述應力電路處于通路，待測晶體管Ml處于測量狀態(tài)。
[0018] 作為優(yōu)選，所述傳感器還包括參考電路，所述參考電路與所述應力電路并聯(lián)連接 于所述電源電壓和接地之間，通過所述應力和測量兩種狀態(tài)來測量所述待測晶體管Ml與 所述參考電路中與待測晶體管對應的參考晶體管Mir的閾值電壓差。
[0019] 作為優(yōu)選，所述參考電路包括第二鏡像流電路，所述第二鏡像流電路為由所述參 考晶體管Mir與第二晶體管M2r、第五晶體管M5r和第六晶體管M6r首尾相連形成的閉合電 流反饋回路。
[0020] 作為優(yōu)選，所述參考晶體管Mir和所述第五晶體管M5r之間還連接有第三晶體管 M3r，所述第二晶體管M2r和所述第六晶體管M6r之間還連接有第四晶體管M4r。
[0021] 作為優(yōu)選，所述傳感器進一步包括減法器電路，所述減法器電路與所述應力電路 和所述參考電路電連接，用于測量所述待測晶體管Ml由PBTI引起的閾值電壓與所述參考 電路中參考晶體管Mir之間的閾值電壓差。
[0022] 作為優(yōu)選，所述第一測量控制信號端輸出信號控制所述第七晶體管M7打開，第二 測量控制信號端輸出信號控制第八晶體管M8、所述第九晶體管M9和所述第十晶體管M10關 閉時，所述應力電路、參考電路處于斷路，待測晶體管Ml通過所述第七晶體管M7處于應力 狀態(tài)。
[0023] 作為優(yōu)選，所述第二測量控制信號端輸出信號控制第八晶體管M8、所述第九晶體 管M9和所述第十晶體管M10打開，所述第一測量控制信號端輸出信號控制所述第七晶體管 M7關閉時，所述應力電路、參考電路和第二減法器電路形成通路，待測晶體管Ml處于測量 狀態(tài)。
[0024] 本發(fā)明在現有技術的基礎上，在所述傳感器中加入開關電路，通過所述開關電路 控制待測器件在電路處于斷路時處于應力狀態(tài)，所述應力由PBTI引起的，然后所述應力電 路通路時處于測量狀態(tài)，通過上述兩種狀態(tài)計算得到待測器件的閾值電壓，更加準確的對 PBTI效應進行評價和測試，此外，本發(fā)明還可以加入參考電路進一步提高所述閾值電壓測 量的準確度。

【專利附圖】

【附圖說明】
[0025] 本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā) 明的實施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，
[0026] 圖1為設備級PBTI的檢測裝置示意圖；
[0027] 圖2為現有技術中熱載流子引起閾值電壓偏移的電路圖；
[0028] 圖3為本發(fā)明的實施例的PBTI引起的閾值電壓偏移的電路圖；
[0029] 圖4為本發(fā)明的實施例的PBTI引起的閾值電壓偏移的電路圖中第八晶體管關閉 時的電路圖；
[0030] 圖5為本發(fā)明的實施例的PBTI引起的閾值電壓偏移的電路圖中第七晶體管關閉 時的電路圖；
[0031] 圖6為本發(fā)明的實施例中包含參考電路的PBTI引起的閾值電壓偏移的電路圖；
[0032] 圖7為本發(fā)明的實施例中包含參考電路的PBTI引起的閾值電壓偏移的電路圖中 第八晶體管關閉時的電路圖；
[0033] 圖8為本發(fā)明的實施例中包含參考電路的閾值電壓偏移的電路圖的第七晶體管 關閉時的電路圖。

【具體實施方式】
[0034] 在下文的描述中，給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然 而，對于本領域技術人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細節(jié)而得以 實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領域公知的一些技術特征未進 行描述。
[0035] 應予以注意的是，這里所使用的術語僅是為了描述具體實施例，而非意圖限制根 據本發(fā)明的示例性實施例。如在這里所使用的，除非上下文另外明確指出，否則單數形式也 意圖包括復數形式。此外，還應當理解的是，當在本說明書中使用術語"包含"和/或"包 括"時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個 或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0036] 現在，將參照附圖更詳細地描述根據本發(fā)明的示例性實施例。然而，這些示例性實 施例可以多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施例。應當 理解的是，提供這些實施例是為了使得本發(fā)明的公開徹底且完整，并且將這些示例性實施 例的構思充分傳達給本領域普通技術人員。在附圖中，為了清楚起見，使用相同的附圖標記 表示相同的元件，因而將省略對它們的描述。
[0037] 根據本發(fā)明的實施例，提供了一種用于測量PBTI引起的閾值電壓偏移的芯片上 傳感器，所述傳感器包括含有待測晶體管的應力電路，所述應力電路一端連接電源，另一端 接地，所述傳感器還包括開關電路，所述開關電路控制所述應力電路分別處于應力狀態(tài)和 測量狀態(tài)，通過所述兩種狀態(tài)來測量所述待測晶體管Ml的閾值電壓；
[0038] 所述傳感器還包括第九晶體管M9和第十晶體管M10,所述第九晶體管M9和所述第 十晶體管M10串聯(lián)后并聯(lián)于所述應力電路，以保證在應力狀態(tài)下只在待測晶體管Ml施加應 力。
[0039] 具體地，所述開關電路包括第七晶體管M7和第八晶體管M8,所述第七晶體管M7位 于電源和所述待測晶體管之間，所述第七晶體管的柵極與第一測量控制信號端相連；所述 第八晶體管M8位于所述電源和所述鏡像電流電路之間，所述第八晶體管M8柵極與第二測 量控制信號端相連；
[0040] 其中所述第九晶體管M9和所述第十晶體管M10串聯(lián)后與所述第一鏡像流電路并 聯(lián)，所述第九晶體管M9和第十晶體管M10的柵極分別與第二測量控制信號端相連；所述第 九晶體管M9和所述第十晶體管M10在PBTI應力的時候是關閉的，以保證在所述情況下只 在待測晶體管Ml施加PBTI應力，而不會對其它器件造成影響，而所述第九晶體管M9和所 述第十晶體管M10量測閾值電壓Vth時是打開的，如圖3所示，以保證測得的閾值電壓Vout 為待測晶體管Ml的閾值電壓Vth。
[0041] 所述開關電路控制所述閾值電壓應力電路分別處于應力狀態(tài)和測量狀態(tài)，通過所 述兩種狀態(tài)來測量所述待測晶體管Ml的閾值電壓。
[0042] 具體地，所述第七晶體管M7的源極與電源相連，所述第七晶體管M7的漏極與所述 待測晶體管Ml的源極相連；所述第八晶體管M8的源極與所述電源相連，所述第七晶體管 M7的漏極與所述鏡像電流電路相連。
[0043] 工作時，所述第一測量控制信號端輸出信號控制所述第七晶體管M7打開，第二測 量控制信號端輸出信號控制第八晶體管M8關閉時，所述應力電路處于斷路，所述第九晶體 管M9和所述第十晶體管M10也處于關閉狀態(tài)，保證在所述情況下只在待測晶體管Ml施加 PBTI應力，待測晶體管Ml通過第七晶體管M7處于應力狀態(tài)；所述第二測量控制信號端輸 出信號控制第八晶體管M8、第九晶體管M9和第十晶體管M10打開，所述第一測量控制信號 端輸出信號控制所述第七晶體管M7關閉時，所述應力電路處于通路，待測晶體管處于測量 狀態(tài)，然后通過上述兩種狀態(tài)來測量所述待測晶體管的閾值電壓。
[0044] 具體地，為了更好的說明本發(fā)明的傳感器，在本發(fā)明中提供了一種【具體實施方式】， 但是需要說明的是該實施方式僅僅是為了幫助解釋，本發(fā)明并不僅僅局限于該實施方式， 所述傳感器如圖3所示，在該實施方式中，所述應力電路包括第一鏡像流電路，所述第一鏡 像流電路由所述待測晶體管Ml、第二晶體管M2、第五晶體管M5和第六晶體管M6首尾相接 組成，作為優(yōu)選，在所述待測晶體管Ml、第五晶體管M5之間還具有第三晶體管M3,在所述第 二晶體管M2、第六晶體管M6之間還具有第四晶體管M4,所述晶體管Ml-M6的源漏極首尾相 接形成閉合電流反饋回路。
[0045] 所述應力電路還包括第九晶體管M9和第十晶體管M10,其中，所述第九晶體管M9 和第十晶體管M10串聯(lián)后并聯(lián)與所述第一鏡像流電路，具體地，所述第九晶體管M9源極和 所述第十晶體管M10漏極相連，所述第十晶體管M10的漏極與所述第二晶體管M2的柵極相 連，所述第九晶體管的漏極與所述待測晶體管Ml的源極相連，作為優(yōu)選，所述第七晶體管 M7的漏極除了與待測晶體管Ml的柵極相連，還與所述第九晶體管M9的源極和第十晶體管 M10的漏極相連。
[0046] 在本發(fā)明的一具體地實施方式中為了提高PBTI引起的閾值電壓偏移的穩(wěn)定性， 更好的控制所述電路，在該傳感器中增加了一個開關電路。所述開關電路包括第七晶體管 M7和第八晶體管M8,所述第七晶體管M7的一端與電源相連，另一端與所述鏡像電流電路相 連，優(yōu)選與所述待測晶體管Ml的一端相連，所述第七晶體管M7的柵極連接第一測量控制信 號端，來控制所述第七晶體管M7的開/關；所述第二晶體管M8的一端與所述電源相連，另 一端與所述鏡像電流電路相連，具體地，與所述晶體管M6或M5的一端相連，所述第二晶體 管M8的柵極與第二測量控制信號端相連，通過所述第二測量控制信號端輸出信號來控制 第二晶體管M8的開/關，從而控制所述應力電路的開關。
[0047] 作為優(yōu)選，所述第九晶體管M9的柵極與第二測量控制信號端相連，所述第十晶體 管M10的柵極與所述第二測量控制信號端相連，所述第二測量控制信號端輸出信號控制所 述第九晶體管M9和所述第十晶體管M10開和關。所述第九晶體管M9和所述第十晶體管 M10同時通過所述第二測量控制信號端控制。
[0048] 在測量過程中，首先，通過第一測量控制信號端輸出信號控制打開所述第七晶體 管M7,通過第二測量控制信號端輸出信號控制第八晶體管M8關閉，所述第九晶體管M9和 所述第十晶體管M10也處于關閉狀態(tài)，保證在所述情況下只在待測晶體管Ml施加PBTI應 力，此時，所述電路如圖4所示，所述應力電路為斷路狀態(tài)，所述鏡像電流電路中沒有電流 通過，所述待測晶體管Ml與所述第七晶體管M7連通，因此所述待測晶體管Ml處于正偏壓 溫度不穩(wěn)定性下（PBTI condition)的應力狀態(tài)，柵極電壓Vg等于電源電壓，而此時所述晶 體管M2-M6不會對所述待測晶體管Ml造成影響。
[0049] 然后通過第一測量控制信號端輸出信號控制關閉所述第七晶體管M7,通過第二測 量控制信號端輸出信號打開第八晶體管M8、第九晶體管M9、第十晶體管M10,此時，所述電 路如圖5所示，所述晶體管M2-M6組成的應力電路為通路，處于測量狀態(tài)，所述第七晶體管 M7處于斷路狀態(tài)不會產生應力信號；通過上述兩種狀態(tài)，即所述待測晶體管分別處于應力 以及測量狀態(tài)，然后計算得到所述待測晶體管Ml的閾值電壓。
[0050] 作為優(yōu)選，為了進一步提高所述待測晶體管Ml閾值電壓的準確度，在本發(fā)明第一 種實施方式在所述應力電路的基礎上增加一參考電路以及一減法器電路，通過所述應力和 測量兩種狀態(tài)來測量所述待測晶體管與所述參考電路中與待測晶體管對應的晶體管的由 PBTI引起的閾值電壓差。
[0051] 具體地，在本發(fā)明的一具體地實施方式中所述參考電路與所述應力電路并聯(lián)設 置，所述參考電路的一端連接電源電壓，另一端接地，所述參考電路的組成與所述的應力電 路相對應，所述參考電路包括第二鏡像流電路。。
[0052] 其中，所述參考電路與所述應力電路并聯(lián)設置，所述參考電路與所述第八晶體管 M8相連，然后連接于電源；所述參考電路還與所述待測晶體管Ml的源極相連，然后接地；
[0053] 具體地，如圖6所示，所述第二鏡像流電路包括6個晶體管，其中所述參考晶體管 Mir與第二晶體管M2r、第五晶體管M5r和第六晶體管M6r首尾相連形成閉合電流反饋回 路，其中所述參考晶體管Mir、第二晶體管M2r、第五晶體管M5r和第六晶體管M6r與第一鏡 像流電路中的待測晶體管、第二晶體管M2、第五晶體管M5和第六晶體管M6相對應。
[0054] 作為優(yōu)選，所述參考晶體管Mir和所述第五晶體管M5r之間還連接有第三晶體管 M3r，所述第二晶體管M2r和所述第六晶體管M6r之間還連接有第四晶體管M4r。
[0055] 所述應力電路和所述參考電路的輸出端分別電連接至所述減法器電路的輸入端， 來測量所述待測晶體管由PBTI引起的閾值電壓與所述參考電路中與所述待測晶體管對應 的參考晶體管之間的閾值電壓差。
[0056] 在本發(fā)明的一具體實施例中，所述減法器電路包括第i^一晶體管Mil以及第i^一 晶體管Ml lr，其中，所述第十一晶體管Ml 1與所述應力電路相連接，所述第十一晶體管PI lr 與所述參考電路相連接，所述減法器電路通過所述晶體管Mllr的漏極接地。作為進一步的 優(yōu)選，所述待測晶體管Ml的源極與所述第十一晶體管Mil的漏極相連，所述第十一晶體管 Mil的柵極與所述第二晶體管M2的漏極相連，用來讀取待測晶體管的閾值電壓，與所述待 測晶體管Ml相對應的第一晶體管Mir的源極與所述第十一晶體管Pllr的漏極相連，用于 讀取所述待測晶體管P1的閾值電壓。
[0057] 所述減法器電路分別通過上述方式與所述應力電路和所述參考電路相連接，其 中，所述待測晶體管Ml的閾值電壓通過晶體管Mil的柵極輸入到所述減法器電路中，所 述參考電路中所述晶體管Mir的閾值電壓通過所述晶體管Mllr的柵極輸入到所述減法 器電路中，因此通過所述減法器電路便可以得出所述待測晶體管由于正偏壓溫度不穩(wěn)定 性（PBTI condition)造成的閾值電壓的的偏移電壓差，進而對正偏壓溫度不穩(wěn)定性（PBTI condition)進行檢測和分析。
[0058] 工作時，所述第一測量控制信號端輸出信號控制所述第七晶體管M7打開，第二測 量控制信號端輸出信號控制第八晶體管M8、所述第九晶體管M9和所述第十晶體管M10關 閉時，所述應力電路、參考電路處于斷路，待測晶體管通過第七晶體管M7處于應力狀態(tài)，所 述第二測量控制信號端輸出信號控制第八晶體管M8、所述第九晶體管M9和所述第十晶體 管M10打開，所述第一測量控制信號端輸出信號控制所述第七晶體管M7關閉時，所述應力 電路、參考電路和第二減法器電路形成通路，處于測量狀態(tài)，測量待測器件的應力信號，通 過上述兩種狀態(tài)測量待測晶體管與所述參考電路中與待測晶體管對應的晶體管的閾值電 壓差。
[0059] 測量時，和第一種實施方式一樣，打開所述第七晶體管M7,關閉所述第八晶體管 M8、所述第九晶體管M9和所述第十晶體管M10,所示電路如圖7所示，所述應力電路、參考 電路以及所述第二減法器電路均處于斷路狀態(tài)，沒有電流通過，不會產生應力信號，所述待 測晶體管Ml與所述第七晶體管M7連通，所述待測晶體管Ml通過所述第七晶體管M7處于 PBTI狀態(tài)下的應力狀態(tài)。
[0060] 然后關閉所述第七晶體管M7,打開所述第八晶體管M8、所述第九晶體管M9和所述 第十晶體管M10,所述電路如圖8所示，所述第七晶體管M7斷路，不會產生應力信號，所述 應力電路、參考電路均處于通路狀態(tài)，測試在該狀態(tài)下待測器件Ml的應力情況，通過所述 兩種狀態(tài)測量所述參考電路測量所述待測晶體管Ml和與之對應的晶體管Mir之間的閾值 電壓差值，本發(fā)明的一具體地實施方式中所述減法器電路的輸出電壓等于測晶體管與所述 參考電路中與待測晶體管對應的晶體管的閾值電壓差，最后計算得到待測晶體管的閾值電 壓。
[0061] 本發(fā)明在現有技術的基礎上，在所述傳感器中加入開關電路，通過所述開關電路 控制待測器件在電路處于斷路時處于應力狀態(tài)，所述應力由PBTI引起的，然后所述應力電 路通路時處于測量狀態(tài)，通過上述兩種狀態(tài)計算得到待測器件的閾值電壓，更加準確的對 PBTI效應進行評價和測試，此外，本發(fā)明還可以加入參考電路進一步提高所述閾值電壓測 量的準確度。
[0062] 本發(fā)明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于 舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內。此外本領域技術人 員可以理解的是，本發(fā)明并不局限于上述實施例，根據本發(fā)明的教導還可以做出更多種的 變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內。本發(fā)明的保護范圍由 附屬的權利要求書及其等效范圍所界定。
【權利要求】
1. 一種芯片上傳感器，所述傳感器包括含有待測晶體管（Ml)的應力電路，所述應力電 路一端連接電源，另一端接地，其特征在于， 所述傳感器還包括開關電路，所述開關電路控制所述應力電路分別處于應力狀態(tài)和測 量狀態(tài)，通過所述兩種狀態(tài)來測量所述待測晶體管（Ml)的閾值電壓； 所述傳感器還包括第九晶體管（M9)和第十晶體管（M10)，所述第九晶體管（M9)和所述 第十晶體管（M10)串聯(lián)后并聯(lián)于所述應力電路，以保證在應力狀態(tài)下只在待測晶體管（Ml) 施加應力。
2. 根據權利要求1所述的傳感器，其特征在于，所述開關電路包括第七晶體管（M7)和 第八晶體管（M8)，所述第七晶體管（M7)設置于所述電源和所述待測晶體管（Ml)之間，所述 第七晶體管（M7)的柵極與第一測量控制信號端相連；所述第八晶體管（M8)設置于所述電 源和所述第一鏡像電流電路之間，所述第八晶體管（M 8)柵極與第二測量控制信號端相連。
3. 根據權利要求1所述的傳感器，其特征在于，所述第九晶體管（M9)和所述第十晶體 管（M10)的柵極與第二測量控制信號端相連。
4. 根據權利要求1所述的傳感器，其特征在于，所述應力電路包括含有待測晶體管 (Ml)的第一鏡像電流電路，所述第一鏡像電流電路一端連接電源，另一端接地。
5. 根據權利要求1或4所述的傳感器，其特征在于，所述第一鏡像流電路為由所述待測 晶體管（Ml)與第二晶體管（M2)、第五晶體管（M5)和第六晶體管（M6)首尾相連形成的閉合 電流反饋回路。
6. 根據權利要求5所述的傳感器，其特征在于，所述待測晶體管（Ml)和所述第五晶體 管（M5)之間還連接有第三晶體管（M3)，所述第二晶體管和所述第六晶體管之間還連接有 第四晶體管（M4)。
7. 根據權利要求5所述的傳感器，其特征在于，所述第九晶體管（M9)的漏極與所述待 測晶體管（Ml)的源極相連，所述第十晶體管（M10)源極和所述第二晶體管（M2)的柵極相 連。
8. 根據權利要求1所述的傳感器，其特征在于，所述第一測量控制信號端輸出信號控 制所述第七晶體管（M7)打開，第二測量控制信號端輸出信號控制所述第八晶體管（M8)、所 述第九晶體管（M9)和所述第十晶體管（M10)關閉時，所述應力電路處于斷路，待測晶體管 (Ml)通過第七晶體管（M7)處于PBTI的應力狀態(tài)。
9. 根據權利要求1所述的傳感器，其特征在于，所述第二測量控制信號端輸出信號控 制所述第八晶體管（M8)、所述第九晶體管（M9)和所述第十晶體管（M10)打開，所述第一測 量控制信號端輸出信號控制所述第七晶體管（M7)關閉時，所述應力電路處于通路，待測晶 體管（Ml)處于測量狀態(tài)。
10. 根據權利要求1所述的傳感器，其特征在于，所述傳感器還包括參考電路，所述參 考電路與所述應力電路并聯(lián)連接于所述電源電壓和接地之間，通過所述應力和測量兩種狀 態(tài)來測量所述待測晶體管（Ml)與所述參考電路中與待測晶體管對應的參考晶體管（Mir) 的閾值電壓差。
11. 根據權利要求10所述的傳感器，其特征在于，所述參考電路包括第二鏡像流電路， 所述第二鏡像流電路為由所述參考晶體管（Mir)與第二晶體管（M2r)、第五晶體管（M5r)和 第六晶體管（M6r)首尾相連形成的閉合電流反饋回路。
12. 根據權利要求11所述的傳感器，其特征在于，所述參考晶體管（Mir)和所述第五 晶體管（M5r)之間還連接有第三晶體管（M3r)，所述第二晶體管（M2r)和所述第六晶體管 (M6r)之間還連接有第四晶體管（M4r)。
13. 根據權利要求10所述的傳感器，其特征在于，所述傳感器進一步包括減法器電路， 所述減法器電路與所述應力電路和所述參考電路電連接，用于測量所述待測晶體管（Ml)由 PBTI引起的閾值電壓與所述參考電路中參考晶體管（Mir)之間的閾值電壓差。
14. 根據權利要求13所述的傳感器，其特征在于，所述第一測量控制信號端輸出信號 控制所述第七晶體管（M7)打開，第二測量控制信號端輸出信號控制第八晶體管（M8)、所述 第九晶體管（M9)和所述第十晶體管（M10)關閉時，所述應力電路、參考電路處于斷路，待測 晶體管（Ml)通過所述第七晶體管（M7)處于應力狀態(tài)。
15. 根據權利要求13所述的傳感器，其特征在于，所述第二測量控制信號端輸出信號 控制第八晶體管（M8)、所述第九晶體管（M9)和所述第十晶體管（M10)打開，所述第一測量 控制信號端輸出信號控制所述第七晶體管（M7)關閉時，所述應力電路、參考電路和第二減 法器電路形成通路，待測晶體管（Ml)處于測量狀態(tài)。
【文檔編號】G01R19/00GK104101763SQ201310116158
【公開日】2014年10月15日 申請日期:2013年4月3日 優(yōu)先權日:2013年4月3日
【發(fā)明者】甘正浩, 馮軍宏 申請人:中芯國際集成電路制造(上海)有限公司