sigma-delta PLL頻率測(cè)量電路及方法
【專利摘要】本發(fā)明提供了一種sigma-delta?PLL頻率測(cè)量電路及方法。該電路包括從輸入端開(kāi)始順次設(shè)置的整形電路、鑒相器、環(huán)路濾波器、ADC和延遲環(huán)節(jié)，且延遲環(huán)節(jié)的輸出端經(jīng)過(guò)計(jì)數(shù)器反饋輸入至鑒相器；測(cè)頻方法為：整形電路將待測(cè)信號(hào)濾波、放大后，轉(zhuǎn)為同頻率的方波信號(hào)；鑒相器測(cè)量方波信號(hào)與計(jì)數(shù)器輸出信號(hào)的過(guò)零點(diǎn)時(shí)間差，并輸出面積與時(shí)間差成正比的脈沖電流信號(hào)；環(huán)路濾波器對(duì)鑒相器的輸出電流進(jìn)行積分和濾波后轉(zhuǎn)為電壓信號(hào)；ADC將環(huán)路濾波器輸出的模擬電壓轉(zhuǎn)為數(shù)字信號(hào)；延遲環(huán)節(jié)對(duì)ADC輸出的數(shù)字信號(hào)進(jìn)行延遲，據(jù)此確定待測(cè)信號(hào)的頻率；計(jì)數(shù)器產(chǎn)生時(shí)鐘周期與延遲后數(shù)字信號(hào)成正比的計(jì)數(shù)器輸出信號(hào)并輸入鑒相器。本發(fā)明進(jìn)行頻率測(cè)量的抗噪能力強(qiáng)、分辨率高且易于實(shí)現(xiàn)。
【專利說(shuō)明】sigma-delta PLL頻率測(cè)量電路及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子與時(shí)頻測(cè)量領(lǐng)域,特別是一種sigma-delta(S-A)PLL(PhaseLocked Loop,鎖相環(huán))頻率測(cè)量電路及方法。
【背景技術(shù)】
[0002]在電子技術(shù)中，頻率一直是最基本參數(shù)之一，并且與許多電參量的測(cè)量方案、測(cè)量結(jié)果都有非常密切的關(guān)系，因此頻率的測(cè)量也尤為重要。近年來(lái)，隨著電子信息技術(shù)的發(fā)展，以頻率作為輸出信號(hào)的晶體振蕩器和諧振式傳感器的精度都在不斷提高，應(yīng)用也越來(lái)越廣泛，與其相匹配的低噪聲頻率測(cè)量電路的研發(fā)也顯得愈發(fā)迫切。
[0003]目前國(guó)內(nèi)外市場(chǎng)上常用的頻率測(cè)量電路的基本原理有三類:(I)通過(guò)對(duì)被測(cè)信號(hào)進(jìn)行傅里葉變換測(cè)量周期信號(hào)的頻率，(2)在標(biāo)準(zhǔn)的閘門時(shí)間內(nèi)對(duì)被測(cè)頻率信號(hào)的周期個(gè)數(shù)進(jìn)行計(jì)數(shù)而得出被測(cè)頻率值，(3)基于鎖相環(huán)的測(cè)頻電路，利用壓控振蕩器(VCO)控制信號(hào)與頻率成正比的特性實(shí)現(xiàn)頻率識(shí)別；其中，第(I)類技術(shù)具備一定抗噪性能，但傅里葉變換過(guò)程中不可避免地要進(jìn)行時(shí)域的截?cái)?，這個(gè)截?cái)噙^(guò)程將產(chǎn)生頻域信號(hào)的泄露，導(dǎo)致變換后的頻域信息不能完整反映出原時(shí)域信號(hào)特性，因此其測(cè)量結(jié)果的精準(zhǔn)度較差。第(2)類技術(shù)能夠同時(shí)完成頻率測(cè)量和數(shù)字化輸出，并且該系統(tǒng)的采樣頻率僅為被測(cè)信號(hào)頻率的兩倍，對(duì)過(guò)采樣率無(wú)太高要求，測(cè)量方便、讀數(shù)直接，但是該技術(shù)中存在計(jì)數(shù)所導(dǎo)致的量化誤差，限制測(cè)頻精度的提高；盡管有改進(jìn)的多周期同步法和延遲鏈法對(duì)量化誤差進(jìn)行限制，但是多周期同步法是以犧牲系統(tǒng)帶寬為代價(jià)，而延遲鏈法對(duì)延遲單元的精度要求極高，實(shí)現(xiàn)難度較大，而且存在延遲鏈長(zhǎng)度分布不均以及延遲抖動(dòng)等問(wèn)題，使其實(shí)際精度遠(yuǎn)低于理論值。第(3)類技術(shù)先通過(guò)鎖相環(huán)鎖定被測(cè)信號(hào)頻率，輸出與被測(cè)信號(hào)成正比的電壓信號(hào)，再通過(guò)模數(shù)變換器(ADC)將電壓信號(hào)轉(zhuǎn)為數(shù)字頻率，分兩步將待測(cè)頻率轉(zhuǎn)為數(shù)字信號(hào)，鎖相環(huán)測(cè)頻法優(yōu)點(diǎn)在于電路簡(jiǎn)單、易于實(shí)現(xiàn)，但是鎖相環(huán)中的VCO自身會(huì)引入相位噪聲，并且VCO存在非線性及溫度敏感性，這將影響最終測(cè)頻的精度。
[0004]綜上所述，目前普遍使用的頻率測(cè)量方法均存在噪聲大，分辨率低的問(wèn)題，難以適應(yīng)新的晶振和諧振式傳感器的高精度頻率讀取的要求。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種抗噪聲能力強(qiáng)、分辨率高、易于實(shí)現(xiàn)的sigma-deltaPLL頻率測(cè)量電路及方法。
[0006]實(shí)現(xiàn)本發(fā)明目的的技術(shù)解決方案為:
[0007]一種sigma-delta PLL頻率測(cè)量電路，包括從輸入端開(kāi)始順次設(shè)置的整形電路、鑒相器、環(huán)路濾波器、ADC和延遲環(huán)節(jié)，且延遲環(huán)節(jié)的輸出端經(jīng)過(guò)計(jì)數(shù)器反饋輸入至鑒相器，其中:整形電路，將待測(cè)信號(hào)濾波、放大后，轉(zhuǎn)為同頻率的方波信號(hào)Vrat ;鑒相器，測(cè)量經(jīng)整形后的待測(cè)信號(hào)Vrat與計(jì)數(shù)器輸出信號(hào)Crat的過(guò)零點(diǎn)時(shí)間差，并輸出面積與時(shí)間差en成正比的脈沖電流信號(hào)Itjut ;環(huán)路濾波器，對(duì)鑒相器的輸出電流Itjut進(jìn)行積分和濾波，并將其轉(zhuǎn)為電壓信號(hào)；ADC，將環(huán)路濾波器輸出的模擬電壓轉(zhuǎn)為數(shù)字信號(hào)N;延遲環(huán)節(jié)，對(duì)ADC輸出的數(shù)字信號(hào)N進(jìn)行一個(gè)時(shí)鐘周期的延遲；計(jì)數(shù)器，產(chǎn)生時(shí)鐘周期與延遲后的數(shù)字信號(hào)N成正比的計(jì)數(shù)器輸出信號(hào)(；ut，并將該計(jì)數(shù)器輸出信號(hào)Cwt輸入鑒相器。
[0008]一種sigma-delta PLL頻率測(cè)量方法,步驟如下:
[0009]步驟1，由整形電路將待測(cè)信號(hào)濾波、放大后，轉(zhuǎn)為同頻率的方波信號(hào)Vrat ；
[0010]步驟2，鑒相器測(cè)量經(jīng)整形后的待測(cè)信號(hào)Vwt與計(jì)數(shù)器的輸出信號(hào)Cwt的過(guò)零點(diǎn)的時(shí)間差en,并輸出面積與時(shí)間差en成正比的脈沖電流信號(hào)Irat ；
[0011 ] 步驟3，環(huán)路濾波器對(duì)鑒相器的輸出電流Irat進(jìn)行積分和濾波，并將其轉(zhuǎn)為電壓信號(hào);
[0012]步驟4，ADC將環(huán)路濾波器輸出的模擬電壓轉(zhuǎn)為數(shù)字信號(hào)N ；
[0013]步驟5，延遲環(huán)節(jié)對(duì)ADC輸出的數(shù)字信號(hào)N進(jìn)行一個(gè)時(shí)鐘周期的延遲，根據(jù)該延遲后的數(shù)字信號(hào)N確定待測(cè)信號(hào)的頻率；
[0014]步驟6，計(jì)數(shù)器產(chǎn)生時(shí)鐘周期與延遲后的數(shù)字信號(hào)N成正比的計(jì)數(shù)器輸出信號(hào)Cout,并將該計(jì)數(shù)器輸出信號(hào)Ctjut輸入鑒相器與整形后的待測(cè)信號(hào)Vtjut進(jìn)行相差比較。
[0015]與現(xiàn)有技術(shù)相比，本發(fā)明的顯著優(yōu)點(diǎn)為:(I)用計(jì)數(shù)器替代VC0，避免了 VCO所帶來(lái)的額外的相位噪聲、非線性和溫度敏感性；(2)傳遞函數(shù)是Σ-Λ調(diào)制解調(diào)器的結(jié)構(gòu)形式，能夠?qū)⒂?jì)數(shù)器帶來(lái)的量化噪聲調(diào)制到高頻區(qū)域，移出待測(cè)信號(hào)的帶寬范圍之外，大大提高帶寬范圍內(nèi)的測(cè)頻分辨率；在量化噪聲不變的前提下，可以通過(guò)提高環(huán)路階數(shù)來(lái)進(jìn)一步提高分辨率性能，具有很強(qiáng)的抗噪聲能力；(3)結(jié)構(gòu)簡(jiǎn)單，靈活度大，對(duì)器件的要求較低:首先對(duì)于作為計(jì)數(shù)器時(shí)鐘基準(zhǔn)的晶振頻率值要求不高；另外因?yàn)锳DC是對(duì)經(jīng)過(guò)積分環(huán)節(jié)和濾波環(huán)節(jié)后的直流電壓進(jìn)行數(shù)模轉(zhuǎn)換，所以對(duì)ADC的位數(shù)和采樣率也均無(wú)過(guò)高要求。
【專利附圖】

【附圖說(shuō)明】
[0016]圖1是本發(fā)明sigma-delta PLL頻率測(cè)量電路的結(jié)構(gòu)示意圖。
[0017]圖2是本發(fā)明sigma-delta PLL頻率測(cè)量方法中信號(hào)的波形示意圖。
[0018]圖3是本發(fā)明sigma-delta PLL頻率測(cè)量電路中采用積分器級(jí)聯(lián)多路前饋結(jié)構(gòu)形式的環(huán)路濾波器結(jié)構(gòu)示意圖。
[0019]圖4是本發(fā)明sigma-delta PLL頻率測(cè)量電路中去除了積分器級(jí)聯(lián)多路前饋結(jié)構(gòu)中的第一級(jí)前饋通路，并加入超前補(bǔ)償后的結(jié)構(gòu)示意圖。
[0020]圖5是本發(fā)明中不同階數(shù)的sigma-delta PLL頻率測(cè)量環(huán)路中濾波環(huán)節(jié)的結(jié)構(gòu)示意圖，其中(a)為二階sigma-delta PLL頻率測(cè)量環(huán)路中濾波環(huán)節(jié)的結(jié)構(gòu)示意圖，(b)為三階sigma-delta PLL頻率測(cè)量環(huán)路中濾波環(huán)節(jié)的結(jié)構(gòu)示意圖，(C)為四階sigma-delta PLL頻率測(cè)量環(huán)路中濾波環(huán)節(jié)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0021]下面結(jié)合附圖及具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說(shuō)明。
[0022]結(jié)合圖1,本發(fā)明sigma-delta PLL頻率測(cè)量電路,整體上是一個(gè)閉環(huán)負(fù)反饋系統(tǒng)，包括從輸入端開(kāi)始順次設(shè)置的整形電路100、鑒相器200、環(huán)路濾波器300、ADC400和延遲環(huán)節(jié)500，且延遲環(huán)節(jié)500的輸出端經(jīng)過(guò)計(jì)數(shù)器600反饋輸入至鑒相器200，其中:整形電路100，將待測(cè)信號(hào)濾波、放大后，轉(zhuǎn)為同頻率的方波信號(hào)Vwt ;鑒相器200，測(cè)量經(jīng)整形后的待測(cè)信號(hào)Vrat與計(jì)數(shù)器輸出信號(hào)Cwt的過(guò)零點(diǎn)時(shí)間差，并輸出面積與時(shí)間差en成正比的脈沖電流信號(hào)Itjut ;環(huán)路濾波器300，對(duì)鑒相器200的輸出電流Irat進(jìn)行積分和濾波，并將其轉(zhuǎn)為電壓信號(hào)；ADC400，將環(huán)路濾波器300輸出的模擬電壓轉(zhuǎn)為數(shù)字信號(hào)N ;延遲環(huán)節(jié)500，對(duì)ADC400輸出的數(shù)字信號(hào)N進(jìn)行一個(gè)時(shí)鐘周期的延遲；計(jì)數(shù)器600，產(chǎn)生時(shí)鐘周期與延遲后的數(shù)字信號(hào)N成正比的計(jì)數(shù)器輸出信號(hào)Ctjut,并將該計(jì)數(shù)器輸出信號(hào)Cwt輸入鑒相器200。
[0023]本發(fā)明sigma-delta PLL頻率測(cè)量方法，主要通過(guò)控制計(jì)數(shù)器600輸出信號(hào)，使得計(jì)數(shù)器600輸出信號(hào)Crat與經(jīng)整形后的待測(cè)信號(hào)Vrat保持同相，從而在一個(gè)步驟內(nèi)同時(shí)實(shí)現(xiàn)待測(cè)信號(hào)頻率的解調(diào)和數(shù)字化轉(zhuǎn)換。為了維持相位一致，首先利用鑒相器200測(cè)量經(jīng)整形后的待測(cè)信號(hào)Vtjut與計(jì)數(shù)器輸出信號(hào)Ctjut的過(guò)零點(diǎn)時(shí)間差en=tn_ τ η，并產(chǎn)生相應(yīng)的面積為An=KdX (tn- τ η)的脈沖電流信號(hào)Iwt如圖2所示，其中Kd為鑒相器200增益，tn為經(jīng)整形后的待測(cè)信號(hào)Vwt的過(guò)零點(diǎn)時(shí)間，τ η為計(jì)數(shù)器輸出信號(hào)Cwt的過(guò)零點(diǎn)時(shí)間，下標(biāo)η表示時(shí)間周期的編號(hào)。繼而用An來(lái)估計(jì)整形后的待測(cè)信號(hào)Vwt的下個(gè)時(shí)間周期Atn+1，An經(jīng)環(huán)路濾波器300和ADC400后成為數(shù)字信號(hào)Nn+1，使計(jì)數(shù)器600產(chǎn)生時(shí)間周期為2Nn+1XT,ef的計(jì)數(shù)器輸出信號(hào)Crat，再與下個(gè)周期的Vwt進(jìn)行相位差比較，其中Iref為晶體振蕩器產(chǎn)生的基準(zhǔn)信號(hào)的周期。從圖2的信號(hào)波形示意圖可以看出，從測(cè)量時(shí)間差en到利用An估計(jì)下個(gè)時(shí)間周期Λ tn+1之間，存在一個(gè)時(shí)鐘周期的延遲，因此在前饋網(wǎng)絡(luò)中設(shè)置延遲環(huán)節(jié)500，頻率測(cè)量的具體步驟如下:
[0024]步驟1，由整形電路100將待測(cè)信號(hào)濾波、放大后，轉(zhuǎn)為同頻率的方波信號(hào)Vwt即為經(jīng)整形后的待測(cè)信號(hào)Vrat ；
[0025]步驟2，鑒相器200測(cè)量經(jīng)整形后的待測(cè)信號(hào)Vwt與計(jì)數(shù)器的輸出信號(hào)Cwt的過(guò)零點(diǎn)的時(shí)間差en,并輸出面積與時(shí)間差611成正比的脈沖電流信號(hào)Irat ；
[0026]步驟3，環(huán)路濾波器300對(duì)鑒相器200的輸出電流Irat進(jìn)行積分和濾波，并將其轉(zhuǎn)為電壓信號(hào)；
[0027]步驟4，ADC400將環(huán)路濾波器300輸出的模擬電壓轉(zhuǎn)為數(shù)字信號(hào)N ；
[0028]步驟5，延遲環(huán)節(jié)500對(duì)ADC400輸出的數(shù)字信號(hào)N進(jìn)行一個(gè)時(shí)鐘周期的延遲，延遲后的數(shù)字信號(hào)N與待測(cè)信號(hào)的時(shí)鐘周期成正比，根據(jù)該延遲后的數(shù)字信號(hào)N確定待測(cè)信號(hào)的頻率；
[0029]步驟6，計(jì)數(shù)器600產(chǎn)生時(shí)鐘周期與延遲后的數(shù)字信號(hào)N成正比的計(jì)數(shù)器輸出信號(hào)Cout,并將該計(jì)數(shù)器輸出信號(hào)Crat輸入鑒相器200與整形后的待測(cè)信號(hào)Vrat進(jìn)行相差比較。
[0030]結(jié)合圖2所示sigma-delta(2-A)PLL頻率測(cè)量方法中信號(hào)的波形示意圖，在圖中結(jié)合計(jì)數(shù)器600的工作原理，可以得出τ η+「τ n=Nn+1XTref,經(jīng)z變換，易知計(jì)數(shù)器600的傳遞函數(shù)C(Z)為:
[0031]C{z) = ^- = ^^
N{z) \-z
[0032]結(jié)合圖1所示sigma-delta PLL頻率測(cè)量電路的結(jié)構(gòu)示意圖，sigma-delta PLL頻率測(cè)量電路的輸出項(xiàng)N(Z)可表示為:
【權(quán)利要求】
1.一種Sigma-delta PLL頻率測(cè)量電路，其特征在于，包括從輸入端開(kāi)始順次設(shè)置的整形電路(100)、鑒相器(200)、環(huán)路濾波器(300)、ADC (400)和延遲環(huán)節(jié)(500)，且延遲環(huán)節(jié)(500)的輸出端經(jīng)過(guò)計(jì)數(shù)器(600)反饋輸入至鑒相器(200)，其中: 整形電路(100)，將待測(cè)信號(hào)濾波、放大后，轉(zhuǎn)為同頻率的方波信號(hào)Vrat ； 鑒相器(200)，測(cè)量經(jīng)整形后的待測(cè)信號(hào)Vrat與計(jì)數(shù)器輸出信號(hào)Cwt的過(guò)零點(diǎn)時(shí)間差，并輸出面積與時(shí)間差％成正比的脈沖電流信號(hào)Itjut ； 環(huán)路濾波器(300)，對(duì)鑒相器(200)的輸出電流Iwt進(jìn)行積分和濾波，并將其轉(zhuǎn)為電壓信號(hào); ADC (400)，將環(huán)路濾波器(300)輸出的模擬電壓轉(zhuǎn)為數(shù)字信號(hào)N ； 延遲環(huán)節(jié)(500)，對(duì)ADC (400)輸出的數(shù)字信號(hào)N進(jìn)行一個(gè)時(shí)鐘周期的延遲； 計(jì)數(shù)器(600)，產(chǎn)生時(shí)鐘周期與延遲后的數(shù)字信號(hào)N成正比的計(jì)數(shù)器輸出信號(hào)Cwt，并將該計(jì)數(shù)器輸出信號(hào)Crat輸入鑒相器(200)。
2.根據(jù)權(quán)利要求1所述的sigma-deltaPLL頻率測(cè)量電路，其特征在于，所述環(huán)路濾波器(300)采用積分器級(jí)聯(lián)多路前饋結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的sigma-deltaPLL頻率測(cè)量電路，其特征在于，所述環(huán)路濾波器(300)采用的積分器級(jí)聯(lián)多路前饋結(jié)構(gòu)去除了第一個(gè)積分環(huán)節(jié)(301)前的第一級(jí)前饋通路，并相應(yīng)地在測(cè)量電路中加入超前補(bǔ)償環(huán)節(jié)(700)。
4.根據(jù)權(quán)利要求3所述的sigma-deltaPLL頻率測(cè)量電路,其特征在于,所述的超前補(bǔ)償環(huán)節(jié)(700 )設(shè)置于環(huán)路濾波器(300 )和ADC (400 )之間、或者設(shè)置于延遲環(huán)節(jié)(500 )和計(jì)數(shù)器(600)之間。
5.根據(jù)權(quán)利要求3所述的sigma-deltaPLL頻率測(cè)量電路,其特征在于,去除第一級(jí)前饋通路后的環(huán)路濾波器(300 )分為積分環(huán)節(jié)(310)和濾波環(huán)節(jié)(311)，其中積分環(huán)節(jié)(310)采用基于集成運(yùn)算放大器的積分器；濾波環(huán)節(jié)(311)先將數(shù)字濾波器的離散傳遞函數(shù)轉(zhuǎn)為等效的連續(xù)傳遞函數(shù)，再采用基于集成運(yùn)算放大器的模擬濾波電路。
6.一種sigma-delta PLL頻率測(cè)量方法,其特征在于,步驟如下: 步驟1，由整形電路(100)將待測(cè)信號(hào)濾波、放大后，轉(zhuǎn)為同頻率的方波信號(hào)Vrat ； 步驟2，鑒相器(200)測(cè)量經(jīng)整形后的待測(cè)信號(hào)Vrat與計(jì)數(shù)器的輸出信號(hào)Crat的過(guò)零點(diǎn)的時(shí)間差en,并輸出面積與時(shí)間差611成正比的脈沖電流信號(hào)Irat ； 步驟3，環(huán)路濾波器(300)對(duì)鑒相器(200)的輸出電流Iwt進(jìn)行積分和濾波，并將其轉(zhuǎn)為電壓信號(hào)； 步驟4，ADC (400)將環(huán)路濾波器(300)輸出的模擬電壓轉(zhuǎn)為數(shù)字信號(hào)N ； 步驟5，延遲環(huán)節(jié)(500)對(duì)ADC (400)輸出的數(shù)字信號(hào)N進(jìn)行一個(gè)時(shí)鐘周期的延遲，根據(jù)該延遲后的數(shù)字信號(hào)N確定待測(cè)信號(hào)的頻率； 步驟6，計(jì)數(shù)器(600)產(chǎn)生時(shí)鐘周期與延遲后的數(shù)字信號(hào)N成正比的計(jì)數(shù)器輸出信號(hào)Cout,并將該計(jì)數(shù)器輸出信號(hào)Crat輸入鑒相器(200)與整形后的待測(cè)信號(hào)Vrat進(jìn)行相差比較。
7.根據(jù)權(quán)利要求6所述的sigma-deltaPLL頻率測(cè)量方法,其特征在于,步驟5中所述延遲后的數(shù)字信號(hào)N與待測(cè)信號(hào)的時(shí)鐘周期成正比。
【文檔編號(hào)】G01R23/02GK103487648SQ201310441258
【公開(kāi)日】2014年1月1日 申請(qǐng)日期:2013年9月25日 優(yōu)先權(quán)日:2013年9月25日
【發(fā)明者】夏國(guó)明, 裘安萍, 施芹, 石然, 蘇巖, 丁衡高 申請(qǐng)人:南京理工大學(xué)