針對示波器adc高速采樣數(shù)據(jù)存儲控制的方法
【專利摘要】本發(fā)明提出一種針對示波器ADC高速采樣數(shù)據(jù)存儲控制的方法。本發(fā)明的針對示波器ADC高速采樣數(shù)據(jù)存儲控制的方法，包括如下步驟：第一步.采集存儲開始，判斷預(yù)觸發(fā)是否完成，完成，進(jìn)行下一步；未完成，返回繼續(xù)；第二步.觸發(fā)模式選擇，包括自動、單次、正常三種模式。本發(fā)明先通過FPGA的LVDS接收機(jī)降頻接收ADC的采樣數(shù)據(jù)，再按照采樣時間的先后順序重排數(shù)據(jù)，然后根據(jù)時基檔位的需要的速率將重排后的數(shù)據(jù)儲存到RAM存儲空間中。本方法將觸發(fā)信號與采樣數(shù)據(jù)一同存儲到RAM，利用FPGA自帶的RAM模塊配置生成2K存儲深度，144位寬度的存儲器。RAM存儲是數(shù)據(jù)存儲的核心內(nèi)容。
【專利說明】針對示波器ADC高速采樣數(shù)據(jù)存儲控制的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明提出一種針對示波器ADC高速采樣數(shù)據(jù)存儲控制的方法。
【背景技術(shù)】
[0002]隨著數(shù)字化技術(shù)的發(fā)展，信號的還原的真實(shí)性越來越受到關(guān)注，示波器采樣率越來越高，示波表需要將ADC的高速采集數(shù)據(jù)緩存后用于波形的顯示和參數(shù)計(jì)算。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種針對示波器ADC高速采樣數(shù)據(jù)存儲控制的方法，其提高了示波器高速采樣數(shù)據(jù)存儲的效果。
[0004]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:其包括如下步驟:
[0005]第一步.采集存儲開始，判斷預(yù)觸發(fā)是否完成，完成，進(jìn)行下一步；未完成，返回繼續(xù)；
[0006]第二步.觸發(fā)模式選擇，包括自動、單次、正常三種模式:
[0007]其中，自動觸發(fā)模式下包括如下步驟:
[0008](1)判斷是否自動觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷自動觸發(fā)模式；
[0009](2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯示，返回開始下一次采集存儲；否，返回判斷RAM是否存滿；
[0010]其中，單次觸發(fā)模式下包括如下步驟:
[0011](1)判斷是否單次觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷單次觸發(fā)模式；
[0012](2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯不；否，返回判斷RAM是否存滿；
[0013](3)判斷是否按下RUN、STOP，是，返回開始下一次采集存儲；否，繼續(xù)判斷；
[0014]其中，正常觸發(fā)模式下包括如下步驟:
[0015](1)判斷是否正常觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷正常觸發(fā)模式；
[0016](2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯示，返回開始下一次采集存儲；否，返回判斷RAM是否存滿。
[0017]本發(fā)明先通過FPGA的LVDS接收機(jī)降頻接收ADC的采樣數(shù)據(jù)，再按照采樣時間的先后順序重排數(shù)據(jù)，然后根據(jù)時基檔位的需要的速率將重排后的數(shù)據(jù)儲存到RAM存儲空間中。本方法將觸發(fā)信號與采樣數(shù)據(jù)一同存儲到RAM，利用FPGA自帶的RAM模塊配置生成2K存儲深度，144位寬度的存儲器。RAM存儲是數(shù)據(jù)存儲的核心內(nèi)容。
【專利附圖】

【附圖說明】
[0018]圖1為本發(fā)明的流程示意圖。
【具體實(shí)施方式】
[0019]本發(fā)明的針對示波器ADC高速采樣數(shù)據(jù)存儲控制的方法，包括如下步驟:[0020]第一步.采集存儲開始，判斷預(yù)觸發(fā)是否完成，完成，進(jìn)行下一步；未完成，返回繼續(xù)；
[0021]第二步.觸發(fā)模式選擇，包括自動、單次、正常三種模式:
[0022]其中，自動觸發(fā)模式下包括如下步驟:
[0023](1)判斷是否自動觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷自動觸發(fā)模式；
[0024](2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯示，返回開始下一次采集存儲；否，返回判斷RAM是否存滿；
[0025]其中，單次觸發(fā)模式下包括如下步驟:
[0026](1)判斷是否單次觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷單次觸發(fā)模式；
[0027](2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯不；否，返回判斷RAM是否存滿；
[0028](3)判斷是否按下RUN、STOP，是，返回開始下一次采集存儲；否，繼續(xù)判斷；
[0029]其中，正常觸發(fā)模式下包括如下步驟:
[0030](1)判斷是否正常觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷正常觸發(fā)模式；
[0031](2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯示，返回開始下一次采集存儲；否，返回判斷RAM是否存滿。。
[0032]本發(fā)明在數(shù)據(jù)存儲設(shè)計(jì)中需要注意以下幾個地方:
[0033]1) RAM存儲器的寫時鐘時采樣數(shù)據(jù)的同步時鐘。不同的時基檔位，用于顯示的波形數(shù)據(jù)率是不一樣的，所以需要根據(jù)不同的時基檔位將ADC的數(shù)據(jù)同步時鐘進(jìn)行分頻，得到RAM存儲器的寫時鐘。在高檔位的時候，需要高采樣率的波形數(shù)據(jù)，時鐘不需要分頻，直接采用ADC的數(shù)據(jù)同步時鐘作為RAM的存數(shù)時鐘；在低檔位的時候,需先將ADC的數(shù)據(jù)同步時鐘分頻為當(dāng)前需要的時鐘頻率，再用作RAM的存數(shù)時鐘。
[0034]2)RAM存儲器的讀時鐘時由ARM的CPU總線讀端口譯碼產(chǎn)生的。ARM與FPGA相連的數(shù)據(jù)總線寬度為16位，而RAM存儲器的數(shù)據(jù)位寬為128位，所以每讀一次數(shù)據(jù)，ARM都必須先通過讀端口操作譯碼產(chǎn)生一個讀時鐘將128位采樣數(shù)據(jù)從RAM中取出來，然后再進(jìn)行8次讀操作依次把128位數(shù)據(jù)傳輸給ARM用于數(shù)據(jù)顯示。
[0035]3)RAM數(shù)據(jù)的存儲分為觸發(fā)前存儲和觸發(fā)后存儲兩部分。觸發(fā)后數(shù)據(jù)的存儲需要觸發(fā)信號的使能。預(yù)觸發(fā)完成后，不同觸發(fā)模式下的數(shù)據(jù)存儲也不一樣:自動模式下，即使沒有觸發(fā)，系統(tǒng)會根據(jù)設(shè)置的自動觸發(fā)時間產(chǎn)生一個自動觸發(fā)，使能觸發(fā)后數(shù)據(jù)的存儲；正常觸發(fā)的模式下，只能產(chǎn)生觸發(fā)信號后，才能使能觸發(fā)后數(shù)據(jù)的存儲，否則RAM將會一直等待觸發(fā)信號的到來才開始存儲。
[0036]4)峰值檢測模式下，需要對128位寬度中16個采樣數(shù)據(jù)依次進(jìn)行大小比較，得到一對最大和最小值。經(jīng)過峰值檢測模塊后，128位的數(shù)據(jù)變?yōu)閮陕?位的數(shù)據(jù)，而RAM的數(shù)據(jù)位寬仍是128位。我們需要將兩路8位數(shù)據(jù)重新拼合成128位寬度的數(shù)據(jù)才能正確地存入RAM中。
【權(quán)利要求】
1.一種針對示波器ADC高速采樣數(shù)據(jù)存儲控制的方法，其特征在于，包括如下步驟: 第一步.采集存儲開始，判斷預(yù)觸發(fā)是否完成，完成，進(jìn)行下一步；未完成，返回繼續(xù)； 第二步.觸發(fā)模式選擇，包括自動、單次、正常三種模式: 其中，自動觸發(fā)模式下包括如下步驟: (1)判斷是否自動觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷自動觸發(fā)模式； (2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯示，返回開始下一次采集存儲；否，返回判斷RAM是否存滿； 其中，單次觸發(fā)模式下包括如下步驟: (1)判斷是否單次觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷單次觸發(fā)模式； (2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯示；否，返回判斷RAM是否存滿； (3)判斷是否按下RUN、STOP，是，返回開始下一次采集存儲；否，繼續(xù)判斷； 其中，正常觸發(fā)模式下包括如下步驟: (1)判斷是否正常觸發(fā)模式下，是，進(jìn)行下一步；否，返回繼續(xù)判斷正常觸發(fā)模式； (2)判斷RAM是否存滿，是，讀數(shù)據(jù)并顯示，返回開始下一次采集存儲；否，返回判斷RAM是否存滿。
【文檔編號】G01R13/02GK103592488SQ201310535443
【公開日】2014年2月19日 申請日期:2013年10月31日 優(yōu)先權(quán)日:2013年10月31日
【發(fā)明者】陸驍璐, 呂華平 申請人:江蘇綠揚(yáng)電子儀器集團(tuán)有限公司