一種具有視頻播放功能的示波器的制造方法
【專利摘要】本發(fā)明公開了一種具有視頻播放功能的示波器，包括信號調(diào)理電路、ADC采集模塊、觸發(fā)調(diào)理電路、FPGA存儲模塊、MCU控制模塊、LCD顯示模塊、自校正信號補償模塊以及為整個數(shù)字存儲示波器電路提供工作電壓的AC/DC開關(guān)電源模塊，其特征在于：還包括視頻播放模塊，所述視頻播放模塊采用系統(tǒng)集成的方式，在Linux操作系統(tǒng)的底層驅(qū)動中將視頻播放功能集成到操作系統(tǒng)中。本發(fā)明將演示、教育功能集合到示波器中，使示波器不僅具有波形采集和處理能力，并同時具有了實時教程的功能。
【專利說明】一種具有視頻播放功能的示波器
[0001]
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及時域信號處理領(lǐng)域，具體涉及一種具有視頻播放功能的示波器。
[0003]【背景技術(shù)】
[0004]示波器是一種電子測量儀器，在需要觀察電路的電壓、電流波形及調(diào)試、分析、判斷電路故障的場合都會用到示波器，示波器可觀察相對于時間的瞬時電壓，它可顯示波形的形狀并可測量幅度、頻率和相位等參數(shù)。示波器和一些適當?shù)膫鞲衅髋浜?，還可以觀察一些非電量的變化。目前，還沒有關(guān)于具有視頻播放功能的示波器的相關(guān)報道。
[0005]
【發(fā)明內(nèi)容】

[0006]本發(fā)明克服現(xiàn)有技術(shù)存在的不足，所要解決的技術(shù)問題為提供一種具有視頻播放功能的示波器。
[0007]為了實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
一種具有視頻播放功能 的示波器，包括信號調(diào)理電路1、ADC采集模塊2、觸發(fā)調(diào)理電路
3、FPGA存儲模塊4、MCU控制模塊5、IXD顯示模塊6、自校正信號補償模塊7以及為整個數(shù)字存儲示波器電路提供工作電壓的AC/DC開關(guān)電源模塊8 ;信號調(diào)理電路I與ADC采集模塊2相連，ADC采集模塊2、觸發(fā)調(diào)理電路3與FPGA存儲模塊4相連，F(xiàn)PGA存儲模塊4接MCU控制模塊5，MCU控制模塊5與LCD顯示模塊6相連，自校正信號補償模塊7與FPGA存儲模塊4之間連接有高精度DAC轉(zhuǎn)換模塊9，自校正信號補償模塊7的輸出與信號調(diào)理電路1、觸發(fā)調(diào)理電路3的輸入相連，其特征在于:所述具有視頻播放功能的示波器還包括視頻播放模塊10，所述視頻播放模塊10采用系統(tǒng)集成的方式，在Linux操作系統(tǒng)的底層驅(qū)動中將視頻播放功能集成到操作系統(tǒng)中。
[0008]進一步的，所述的信號調(diào)理電路I包括依次相連的單級衰減模塊11、垂直移位模塊12和高速寬帶VGA放大模塊13，所述的單級衰減模塊11與示波器的通道輸入信號相連，所述的高速寬帶VGA放大模塊13與所述的ADC采集模塊2相連。本發(fā)明為雙蹤數(shù)字存儲示波器，通道CHl和CH2均為對稱通道，垂直偏轉(zhuǎn)系數(shù)以1-2-5方式步進，步進范圍為2mV飛V(探頭XI)，支持探頭X1、X10、X20、X50、X100、X1000等方式。被測輸入信號通過單級衰減模塊、垂直移位模塊及高速寬帶VGA放大模塊進行衰減、平移及放大調(diào)理，得到ADC所需要的輸入信號。本發(fā)明采用單級衰減模塊，比采用多級衰減的傳統(tǒng)示波器減少更多的PCB布板空間和更少的器件；增益控制設(shè)計簡捷，且有傳統(tǒng)示波器無法比擬的任意增益大小配置及增益大小連續(xù)調(diào)節(jié)能力；具極其理想的頻率響應(yīng)特性；具有傳統(tǒng)示波器無法想象的小信號全帶寬測試能力及自校正參數(shù)硬件修正能力。信號調(diào)理電路中的放大電路采用了高速帶寬VGA放大模塊，與傳統(tǒng)示波器采用多級高速運放放大器和機械控制開關(guān)實現(xiàn)放大相比，實現(xiàn)更簡捷，體積更小巧，成本更低廉。
[0009]進一步的，所述的ADC采集模塊2為1GS/S采集速度、8通道、125MSa/S低速低成本的8分相ADC采集模塊，所述的FPGA存儲模塊4上連接的有源晶振采41用低抖動有源晶振。利用大規(guī)模FPGA存儲模塊，設(shè)計出本公司獨有的硬件去抖算法，使測量高頻信號時得到與低頻一樣的視覺抖動效果。采用低抖動有源晶振作為分相時鐘，大大減小因時鐘抖動而引起的分相時鐘抖動，減小ADC采集因分相產(chǎn)生的采集錯誤。采用獨特的多分相技術(shù)設(shè)計出高采樣率示波器，大大降低示波器設(shè)計成本。
[0010]進一步的，所述的觸發(fā)調(diào)理電路3包括依次相連的觸發(fā)選擇電路31、抑制選擇電路32、高頻抑制電路33及觸發(fā)脈沖整形電路34，所述的抑制選擇電路32上連接有視頻同步分離電路35，視頻同步分離電路35輸出同步脈沖信號給所述的FPGA存儲模塊4，所述的觸發(fā)脈沖整形電路34上還連接有噪聲抑制電路36，觸發(fā)脈沖整形電路34輸出觸發(fā)脈沖信號給所述的FPGA存儲模塊4。本發(fā)明的示波器電路支持多種觸發(fā)類型，包括:邊沿、脈沖、視頻、斜率、交替、超時等。支持多種觸發(fā)信源選擇。觸發(fā)脈沖是通過高速比較器對觸發(fā)輸入信號整形得到的，噪聲抑制等耦合方式。支持多種觸發(fā)信源選擇。觸發(fā)脈沖是通過高速比較器對觸發(fā)輸入信號整形得到的，噪聲抑制是通過調(diào)節(jié)高速比較器的遲滯電壓實現(xiàn)的。各種觸發(fā)耦合方式時均具有良好的頻率響應(yīng)；用戶自己可通過升級示波器程序改變觸發(fā)靈敏度，真正做到用戶自己配置示波器部分的性能指標；通過電壓控制高速比較器的遲滯電壓，方便設(shè)計噪聲抑制；具有良好的高、低頻小信號的觸發(fā)能力；可方便實現(xiàn)快速觸發(fā)電路校正功能。本發(fā)明的觸發(fā)調(diào)理電路具有簡捷的觸發(fā)系統(tǒng)結(jié)構(gòu)，電路調(diào)試簡捷，采用市場上的通過器件設(shè)計，具有良好的性能指標。
[0011]進一步的，所述的FPGA存儲模塊4上連接有一個容量為2MB的SDRAM模塊42，兩者之間采用32位并行通信。
[0012]進一步的，所述的MCU控制模塊5上連接有兩個容量為32MB的SDRAM模塊、一個USB主接口及一個USB從接口，所述的MCU控制模塊5集成有USB主、從控制電路分別連接所述的USB主、從接口，所述的MCU控制模塊5和所述的FPGA存儲模塊4間采用寬數(shù)據(jù)32位并行通信。本示波器電路的數(shù)據(jù)處理及控制模塊采用通用的消費類電子MCU控制模塊(ARM9)進行設(shè)計，其成本低廉，接口豐富。采用兩片容量為32MB的SDRAM存儲器，大大降低硬件設(shè)計成本，并能夠輕松運行Linux操作系統(tǒng)，從而加快軟件的開發(fā)周期。USB主、從控制電路集成于MCU控制模塊內(nèi)，USB主、從接口設(shè)計簡單，打破傳統(tǒng)示波器外加USB主、從控制器的設(shè)計方法，從而降低成本、減少PCB板布板面積，大大提高USB通信性能。MCU控制模塊與FPGA存儲模塊間采用寬數(shù)據(jù)32位并行通信，大大提高波形數(shù)據(jù)搬運速度，提高波形捕獲率。兩片SDRAM設(shè)計，提高數(shù)據(jù)處理速度，大大提高波形刷新率，打破傳統(tǒng)示波器使用單片SDRAM設(shè)計方法。利用USB主接口進行U盤升級，可以適時對示波器進行一切軟件、部分硬件功能的升級，不需要將示波器郵寄返回廠家，浪費資金和時間，真正做到用戶對自己心愛的示波器DIY，打破傳統(tǒng)示波器無法升級的尷尬。
[0013]進一步的，MCU控制模塊5和IXD顯示模塊6之間連接有對比度調(diào)節(jié)模塊51和去閃爍模塊52。增加去閃爍模塊，使示波器在開機過程中無異常畫面，避免原有示波器開機界面存在嚴重閃爍現(xiàn)象。[0014]進一步的，所述的IXD顯示模塊6采用7”真彩TFT屏。在示波器的波形顯示區(qū)中，垂直方向用于顯示被測信號的幅度，水平方向上則顯示被測信號取樣值之間的時間關(guān)系。顯示器的水平分辨率越高，可以同時顯示的取樣點就越多，可觀察到的波形范圍就越廣，使用者就越容易捕捉到被測信號的異常。波形需要使用者用眼睛去觀察，最符合人眼視覺的長和寬比是16:10，因此，用作示波器的顯示屏除了應(yīng)具有盡量高的分辨率外，其長和寬的比應(yīng)盡量接近16:10。目前，數(shù)字存儲示波器通常采用長寬比為4:3、分辨率為640X480的低分辨率普通液晶屏，屬于常規(guī)屏，不能達到上述的技術(shù)要求。采用7”真彩TFT屏，打破傳統(tǒng)示波器使用5.7”液晶屏的習慣，電路接口簡單，而且7”真彩TFT屏在水平方向上總共可以顯示640個像素點，能夠在顯示屏上一次顯示更多的波形細節(jié)和更寬的波形，符合人眼視覺習慣，使使用者更容易捕捉到被測信號中的異常，顯示更加清晰，提高觀察效果，可大大增加屏幕顯示的波形信息。
[0015]本發(fā)明的有益效果是:將演示、教育功能集合到示波器中，使示波器不僅具有波形采集和處理能力，并同時具有了實時教程的功能。同時，視頻播放模塊采用系統(tǒng)集成的方式，在Linux操作系統(tǒng)的底層驅(qū)動中將視頻播放功能集成到操作系統(tǒng)中，使其與示波器的運行形成一個同一的整體，這樣的好處一是便于更改視頻模式，二是便于提高視頻播放的流暢度，三是在系統(tǒng)的底層對視頻播放器進行集成，在客戶更換時僅需要更換視頻即可，便于擴展其它視頻教程。
[0016]
【專利附圖】

【附圖說明】
[0017]下面結(jié)合附圖和【具體實施方式】對本發(fā)明作詳細闡述:
圖1為本發(fā)明的示波器的一種電路原理框圖；
圖2為本發(fā)明中信號調(diào)理電路的一種電路原理框圖；
圖3為本發(fā)明中觸發(fā)調(diào)理電路的一種電路原理框圖。
[0018]
【具體實施方式】
[0019]下面通過實施例，并結(jié)合附圖，對本發(fā)明的技術(shù)方案作進一步具體的說明。
[0020]實施例1:
如圖1所示，本實施例的具有視頻播放功能的示波器，包括信號調(diào)理電路1、ADC采集模塊2、觸發(fā)調(diào)理電路3、FPGA存儲模塊4、MCU控制模塊5、IXD顯示模塊6、自校正信號補償模塊7以及為整個數(shù)字存儲示波器電路提供工作電壓的AC/DC開關(guān)電源模塊8 ;信號調(diào)理電路I有兩個，其輸入信號分別由通道1、通道2輸入，兩個信號調(diào)理電路I的輸出均與ADC采集模塊2相連，ADC采集模塊2與FPGA存儲模塊4相連，它們之間進行8通道數(shù)據(jù)傳輸，ADC采集模塊2采用1GS/S采集速度、8通道、125MSa/S低速低成本的8分相ADC采集模塊，F(xiàn)PGA存儲模塊4上連接有有源晶振41、SRAM模塊42及高精度DAC轉(zhuǎn)換模塊9，該有源晶振41采用低抖動有源晶振，高精度DAC轉(zhuǎn)換模塊9輸出的電平調(diào)節(jié)信號分別給兩個信號調(diào)理電路I和一個觸發(fā)調(diào)理電路3，高精度DAC轉(zhuǎn)換模塊9還有一個輸出端與自校正信號補償模塊7的輸入端相連。FPGA存儲模塊4又接MCU控制模塊5，兩者之間采用寬數(shù)據(jù)32位并行通信。MCU控制模塊5上連接有兩個容量為32MB的的SDRAM模塊、一個USB主接口、一個USB從接口、一個IXD顯示模塊6以及一個FLASH模塊、一個無源晶振、一個E2PR0M模塊。MCU控制模塊5集成有USB主、從控制電路，USB主、從控制電路分別于USB主、從接口相連。MCU控制模塊5和IXD顯示模塊6之間還連接有對比度調(diào)節(jié)模塊51和去閃爍模塊52。本實施例中，IXD顯示模塊采用7”真彩TFT屏，該屏有65536色，分辨率為840X680。
[0021]在本實施例中，示波器還包括視頻播放模塊10，視頻播放模塊采用最新的視頻播放方案，將演示、教育功能集合到示波器中，使示波器不僅具有波形采集和處理能力，并同時具有了實時教程的功能。所述視頻播放模塊10采用系統(tǒng)集成的方式，在Linux操作系統(tǒng)的底層驅(qū)動中將視頻播放模塊10集成到操作系統(tǒng)中，使其與示波器的運行形成一個統(tǒng)一的整體，這樣的好處一是便于更改視頻模式，二是便于提高視頻播放的流暢度，三是在系統(tǒng)的底層對視頻播放器進行集成，在客戶更換時僅需要更換視頻即可，便于擴展其它視頻教程。同時示波器選擇的LCD顯示模塊6為7”真彩TFT屏，更是將真彩的顯示效果首次帶到示波器領(lǐng)域，并增加了顯示屏上視頻的細膩度和清晰度。
[0022]如圖2所示，信號調(diào)理電路包括依次相連的單級衰減模塊11、垂直移位模塊12和高速寬帶VGA放大模塊13，單級衰減模塊11與示波器的通道輸入信號相連，高速寬帶VGA放大模塊13與所述的ADC采集模塊2相連。同時，高速寬帶VGA放大模塊13的輸出也與觸發(fā)調(diào)理電路相連3，觸發(fā)調(diào)理電路3的輸出與FPGA存儲模塊4相連。
[0023]如圖3所示，觸發(fā)調(diào)理電路3包括依次相連的觸發(fā)選擇電路31、抑制選擇電路32、高頻抑制電路33及觸發(fā)脈沖整形電路34，抑制選擇電路32上連接有視頻同步分離電路35，視頻同步分離電路35輸出同步脈沖信號給FPGA存儲模塊4，觸發(fā)脈沖整形電路34上還連接有噪聲抑制電路36，觸發(fā)脈沖整形電路34輸出觸發(fā)脈沖信號給FPGA存儲模塊4。
【權(quán)利要求】
1.一種具有視頻播放功能的示波器，包括信號調(diào)理電路(1)、ADC采集模塊(2)、觸發(fā)調(diào)理電路(3 )、FPGA存儲模塊(4 )、MCU控制模塊(5 )、IXD顯示模塊(6 )、自校正信號補償模塊(7)以及為整個數(shù)字存儲示波器電路提供工作電壓的AC/DC開關(guān)電源模塊(8);信號調(diào)理電路(I)與ADC采集模塊(2 )相連，ADC采集模塊(2 )、觸發(fā)調(diào)理電路(3 )與FPGA存儲模塊(4 )相連，F(xiàn)PGA存儲模塊(4 )接MCU控制模塊(5 )，MCU控制模塊(5 )與IXD顯示模塊(6 )相連，自校正信號補償模塊(7)與FPGA存儲模塊(4)之間連接有高精度DAC轉(zhuǎn)換模塊(9)，自校正信號補償模塊(7)的輸出與信號調(diào)理電路(I)、觸發(fā)調(diào)理電路(3)的輸入相連，其特征在于:所述具有視頻播放功能的示波器還包括視頻播放模塊(10)，所述視頻播放模塊(10)采用系統(tǒng)集成的方式，在Linux操作系統(tǒng)的底層驅(qū)動中將視頻播放功能集成到操作系統(tǒng)中。
2.根據(jù)權(quán)利要求1所述的具有視頻播放功能的示波器，其特征在于:所述的信號調(diào)理電路(I)包括依次相連的單級衰減模塊(11 )、垂直移位模塊(12)和高速寬帶VGA放大模塊(13)，所述的單級衰減模塊(11)與示波器的通道輸入信號相連，所述的高速寬帶VGA放大模塊(13 )與所述的ADC采集模塊(2 )相連。
3.根據(jù)權(quán)利要求1所述的具有視頻播放功能的示波器，其特征在于:所述的ADC采集模塊(2)為1GS/S采集速度、8通道、125MSa/S低速低成本的8分相ADC采集模塊，所述的FPGA存儲模塊(4)上連接的有源晶振(41)采用低抖動有源晶振。
4.根據(jù)權(quán)利要求1所述的具有視頻播放功能的示波器，其特征在于:所述的觸發(fā)調(diào)理電路(3)包括依次相連的觸發(fā)選擇電路(31)、抑制選擇電路(32)、高頻抑制電路(33)及觸發(fā)脈沖整形電路(34)，所述的抑制選擇電路(32)上連接有視頻同步分離電路(35)，視頻同步分離電路(35)輸出同步脈沖信號給所述的FPGA存儲模塊(4)，所述的觸發(fā)脈沖整形電路 (34)上還連接有噪聲抑制電路(36)，觸發(fā)脈沖整形電路(34)輸出觸發(fā)脈沖信號給所述的FPGA存儲模塊(4)。
5.根據(jù)權(quán)利要求1所述的具有視頻播放功能的示波器，其特征在于:所述的FPGA存儲模塊(4)上連接有一個容量為2MB的SDRAM模塊(42)，兩者之間采用32位并行通信。
6.根據(jù)權(quán)利要求1所述的具有視頻播放功能的示波器，其特征在于:所述的MCU控制模塊(5)上連接有兩個容量為32MB的SDRAM模塊、一個USB主接口及一個USB從接口，所述的MCU控制模塊(5)集成有USB主、從控制電路分別連接所述的USB主、從接口，所述的MCU控制模塊(5)和所述的FPGA存儲模塊(4)間采用寬數(shù)據(jù)32位并行通信。
7.根據(jù)權(quán)利要求1至6中任一項所述的具有視頻播放功能的示波器，其特征在于:MCU控制模塊(5)和IXD顯示模塊(6)之間連接有對比度調(diào)節(jié)模塊(51)和去閃爍模塊(52)。
8.根據(jù)權(quán)利要求1所述的具有視頻播放功能的示波器，其特征在于:所述的LCD顯示模塊(6)采用7”真彩TFT屏。
【文檔編號】G01R13/02GK103604967SQ201310618266
【公開日】2014年2月26日 申請日期:2013年11月29日 優(yōu)先權(quán)日:2013年11月29日
【發(fā)明者】郝春華 申請人:青島漢泰電子有限公司