一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)及方法
【專利摘要】本發(fā)明公開了一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)及方法，本發(fā)明的系統(tǒng)包括PCI接口模塊、基于FPGA芯片的雙口RAM和PCI時序控制模塊、GPS接收模塊、主控模塊、同步控制模塊和系統(tǒng)復(fù)位電路；本發(fā)明采用標(biāo)準(zhǔn)的CPCI總線接口，CPCI所具有高開放性、高可靠性、可熱插拔等特性提高了整個雷達系統(tǒng)穩(wěn)定度。同時，F(xiàn)PGA同步控制模塊負責(zé)同步控制波形的產(chǎn)生，使得雷達系統(tǒng)的同步時序靈活可配置。本發(fā)明所具備的這些特點實現(xiàn)了天地波一化組網(wǎng)高頻地波雷達低成本、高穩(wěn)定以及高精度的同步。
【專利說明】一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于雷達【技術(shù)領(lǐng)域】，特別是涉及一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)及方法。
[0002]
【背景技術(shù)】
[0003]高頻地波雷達(HF Surface Wave Radar)作為一種新興的海洋監(jiān)測技術(shù),具有超視距、大范圍、全天候以及低成本等優(yōu)點，被認為是一種能實現(xiàn)對各國專屬經(jīng)濟區(qū)(EEZ)監(jiān)測進行有效監(jiān)測的高科技手段。
[0004]但是現(xiàn)在的雷達普遍的問題是單個孤立的工作，覆蓋范圍小，獲取信息有限，難于實現(xiàn)對大范圍區(qū)域的高精度探測。已有的組網(wǎng)雷達也局限于同種雷達的相互組網(wǎng)。
[0005]天地波一體化組網(wǎng)高頻地波雷達系統(tǒng)可以實現(xiàn)天波發(fā)射，地波接收的工作方式。由于天波信號經(jīng)過電離層反射后，能夠覆蓋很大面積的區(qū)域，只要實現(xiàn)在海岸邊的接收，就能夠獲取大面積的海況信息，因此是一種極好的探測海況的儀器。
[0006]目前的收發(fā)分置的同步方式有不同的缺陷。光纖網(wǎng)同步方式費用昂貴，微波中繼方式成本高，直達波同步方式只能提取到發(fā)射信號的時間同步信息。
[0007]

【發(fā)明內(nèi)容】

[0008]為了解決上述的技術(shù)問題，本發(fā)明提供了一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)及方法，為天地波一體化組網(wǎng)的高頻地波雷達提供高精度，可配置的同步信號。
[0009]本發(fā)明的系統(tǒng)所采用的技術(shù)方案是:一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:包括PCI接口模塊、基于FPGA芯片的雙口 RAM和PCI時序控制模塊、GPS接收模塊、主控模塊、同步控制模塊和系統(tǒng)復(fù)位電路；
所述的PCI接口模塊的PCI端口與CPCI總線相連，LOCAL端與所述的FPGA芯片的PCI時序控制模塊相連，并通過基于FPGA芯片的PCI時序控制模塊驅(qū)動所述的PCI接口模塊的PCI芯片；
所述的GPS接收模塊與所述的同步控制模塊相連，用于提供GPS同步鎖定狀態(tài)信息；所述的主控模塊分別與所述的基于FPGA芯片的雙口 RAM和PCI時序控制模塊、GPS接收模塊、同步控制模塊和系統(tǒng)復(fù)位電路相連，用于讀取所述的雙口 RAM存儲的配置參數(shù)、實時配置所述的同步控制模塊、獲取所述的GPS接收模塊的狀態(tài)信息及實現(xiàn)系統(tǒng)復(fù)位。
[0010]作為優(yōu)選，所述的PCI接口模塊核心元件采用的是PCI9054橋接芯片。
[0011 ] 作為優(yōu)選，所述的FPGA芯片采用的是EP3C4芯片。
[0012]作為優(yōu)選，所述的主控模塊采用的是51單片機，其UART可以通過max232芯片與GPS的UART相連，用于獲取GPS接收模塊的狀態(tài)信息。
[0013]作為優(yōu)選，所述的同步控制模塊采用的是Altera公司的Cyclone II系列FPGAEP2C5芯片。
[0014]作為優(yōu)選，所述的GPS接收模塊包括GPS天線和GPS同步時鐘模塊，所述的GPS同步時鐘模塊將通過所述的GPS天線接收到的信息經(jīng)過電平轉(zhuǎn)換芯片后與所述的主控模塊進行數(shù)據(jù)交換。
[0015]作為優(yōu)選，所述的GPS同步時鐘模塊核心元件采用的是ublox公司的LEA-6T GPS接收芯片。
[0016]利用本發(fā)明的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)進行天地波一體化組網(wǎng)的高頻地波雷達同步的方法，其特征在于，包括以下步驟:
步驟1:等待上位機參數(shù)配置，當(dāng)上位機配置參數(shù)操作完成，傳輸給主控模塊一個起始標(biāo)志，主控模塊響應(yīng)該起始標(biāo)志讀取雙口 RAM模塊，并將讀取的參數(shù)送給同步控制模塊；步驟2:同步控制模塊接收傳輸過來的配置參數(shù)，并判斷系統(tǒng)工作模式:手動調(diào)試模式或GPS同步模式；
如果為手動調(diào)試模式，則系統(tǒng)檢測手動更新，當(dāng)有手動輸入時，同步控制模塊開始輸出同步信號，該同步信號只適合單站工作模式；
如果為GPS同步模式，則系統(tǒng)檢測GPS狀態(tài)，當(dāng)GPS衛(wèi)星和頻率信號均鎖定之后，同步模塊開始輸出同步信號，且在IPPS上升沿到來，同步時序波形進行更新，該同步信號適合天地波一體化組網(wǎng)同步工作模式。
[0017]本發(fā)明的有益效果是:
(O本發(fā)明的系統(tǒng)采用的GPS同步控制模塊，可實現(xiàn)時間0.1s級同步，頻率輸出日平均準(zhǔn)確度達到〈IE-12 ；GPS系統(tǒng)狀態(tài)可實現(xiàn)實時顯示，同時也可以設(shè)置GPS秒脈沖輸出模式；
(2)本發(fā)明的系統(tǒng)采用標(biāo)準(zhǔn)的CPCI總線與上位機相連，CPCI所具有高開放性、高可靠性、可熱插拔等特性提高了整個雷達系統(tǒng)穩(wěn)定度以及可靠性；
(3)本發(fā)明的系統(tǒng)的同步時序波形靈活可配置，滿足組網(wǎng)雷達多發(fā)多收工作模式所需的各種同步時序波形，且同步精度非常聞。
[0018]
【專利附圖】

【附圖說明】
[0019]圖1:為本發(fā)明的系統(tǒng)原理圖。
[0020]圖2:為本發(fā)明實施例的系統(tǒng)原理圖。
[0021 ] 圖3:為本發(fā)明實施例的方法流程圖。
[0022]
【具體實施方式】
[0023]以下經(jīng)結(jié)合附圖和【具體實施方式】本發(fā)明做進一步的闡述。
[0024]請見圖1和圖2，本發(fā)明的系統(tǒng)所采用的技術(shù)方案是:一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:包括PCI接口模塊、基于FPGA芯片的雙口 RAM和PCI時序控制模塊、GPS接收模塊、主控模塊、同步控制模塊和系統(tǒng)復(fù)位電路；PCI接口模塊核心元件采用的是PCI9054橋接芯片，F(xiàn)PGA芯片采用的是EP3C4芯片，主控模塊采用的是51單片機，其UART可以通過max232芯片與GPS的UART相連，用于獲取GPS接收模塊的狀態(tài)信息，同步控制模塊采用的是Altera公司的Cyclone II系列FPGA EP2C5芯片，GPS接收模塊包括GPS天線和GPS同步時鐘模塊，GPS同步時鐘模塊將通過GPS天線接收到的信息經(jīng)過電平轉(zhuǎn)換芯片后與主控模塊進行數(shù)據(jù)交換，GPS同步時鐘模塊核心元件采用的是ublox公司的LEA-6T GPS接收芯片；PCI接口模塊的PCI端口與CPCI總線相連，LOCAL端與FPGA芯片的PCI時序控制模塊相連，并通過基于FPGA芯片的PCI時序控制模塊驅(qū)動PCI接口模塊的PCI芯片；GPS接收模塊與同步控制模塊相連，用于提供GPS同步鎖定狀態(tài)信息；主控模塊分別與基于FPGA芯片的雙口 RAM和PCI時序控制模塊、GPS接收模塊、同步控制模塊和系統(tǒng)復(fù)位電路相連，用于讀取雙口 RAM存儲的配置參數(shù)、實時配置同步控制模塊、獲取GPS接收模塊的狀態(tài)信息及實現(xiàn)系統(tǒng)復(fù)位。
[0025]本實施例的GPS接收模塊具有高精度的時間基準(zhǔn)，能夠產(chǎn)生精確穩(wěn)定的時間和頻率信號(lPPS、10MHz)并送至同步控制模塊，且其UART經(jīng)過電平轉(zhuǎn)換芯片與主控模塊的URAT相連。主控模塊作為同步裝置的MCU，與系統(tǒng)各個模塊相連，控制整個系統(tǒng)協(xié)同工作。通過顯示UART傳輸來的數(shù)據(jù)，可以實時監(jiān)控系統(tǒng)狀態(tài)。
本實施例的PCI9054的主要功能就是實現(xiàn)PCI總線和本地總線(一般為哈佛結(jié)構(gòu))之間的數(shù)據(jù)通信，一共有三種數(shù)據(jù)傳輸方式:主模式、從模式、DMA方式。通過接口控制電路，為外圍設(shè)備和PC機間搭建一座硬件橋，完成數(shù)據(jù)的順利傳輸。
[0026]本實施例利用FPGA構(gòu)建PCI時序控制軟核和雙口 RAM，F(xiàn)PGA芯片選用EP3C4，該芯片與PCI芯片的LOCAL端相連，用于實現(xiàn)PCI的時序控制。芯片內(nèi)部的雙口 RAM操作方便且能夠?qū)崿F(xiàn)RAM存儲大小可控，上位機和主控模塊均可對雙口 RAM進行讀寫操作。
[0027]本實施例的GPS同步時鐘模塊提供給天地波組網(wǎng)同步所需的各鐘信號以及同步信息。當(dāng)系統(tǒng)工作在單站調(diào)試模式時，不需要讀取GPS的相關(guān)信號和同步信息。當(dāng)工作在天地波組網(wǎng)模式時，主控模塊通過串口提取GPS的監(jiān)控串口協(xié)議，當(dāng)GPS衛(wèi)星和頻率均已鎖定，且系統(tǒng)正常工作時，同步控制模塊開始讀取IPPS秒脈沖信號。在秒脈沖的上升沿驅(qū)動下，產(chǎn)生為組網(wǎng)同步時序信號進行同步的更新信號。
[0028]本實施例的主控模塊采用簡單易用且可靠性高的51單片機系列，其UART可以通過max232芯片與GPS的UART相連，用于獲取GPS接收機狀態(tài)信息，非常適合作為本系統(tǒng)的主控芯片。由于天地波組網(wǎng)雷達系統(tǒng)工作的狀態(tài)不同，同步信號的各參數(shù)在實際工作時往往需要調(diào)整，這就需要同步控制模塊在硬件上實現(xiàn)編程，在軟件上能夠準(zhǔn)確設(shè)置參數(shù)。組網(wǎng)雷達同步控制模塊采用Altera公司的Cyclone II系列FPGA EP2C5芯片。該芯片內(nèi)部有4608個LE單元，含有26個M4K RAM和2個PLL，邏輯資源可以充分滿足設(shè)計要求。
[0029]請見圖3，利用本發(fā)明的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)進行天地波一體化組網(wǎng)的高頻地波雷達同步的方法，包括以下步驟:
步驟1:等待上位機參數(shù)配置，當(dāng)上位機配置參數(shù)操作完成，傳輸給主控模塊一個起始標(biāo)志，主控模塊響應(yīng)該起始標(biāo)志讀取雙口 RAM模塊，并將讀取的參數(shù)送給同步控制模塊；步驟2:同步控制模塊接收傳輸過來的配置參數(shù)，并判斷系統(tǒng)工作模式:手動調(diào)試模式或GPS同步模式；
如果為手動調(diào)試模式，則系統(tǒng)檢測手動更新，當(dāng)有手動輸入時，同步控制模塊開始輸出同步信號，該同步信號只適合單站工作模式； 如果為GPS同步模式，則系統(tǒng)檢測GPS狀態(tài)，當(dāng)GPS衛(wèi)星和頻率信號均鎖定之后，同步模塊開始輸出同步信號，且在IPPS上升沿到來，同步時序波形進行更新，該同步信號適合天地波一體化組網(wǎng)同步工作模式。
[0030]本發(fā)明的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)及方法，其特點在于:
(O同步裝置采用高精度外鎖定的GPS模塊，裝置獲取GPS高精度的觸發(fā)脈沖，配合FPGA內(nèi)部高精度時鐘調(diào)理模塊，得到高穩(wěn)定的雷達觸發(fā)信號。同時獲取GPS狀態(tài)語句并存儲在雙口 RAM軟核中供上位機顯示追蹤；
(2)同步裝置所需同步參數(shù)通過PCI總線傳輸，并通過基于FPGA的PCI時序控制模塊驅(qū)動PCI芯片；
(3)同步裝置讀取雙口RAM軟核存儲的配置參數(shù)，實現(xiàn)同步控制模塊的波形靈活配置。包括基于FPGA的雙口 RAM、單片機主控模塊、以FPGA芯片為核心的同步控制模塊以及系統(tǒng)復(fù)位電路；
(4)同步裝置所產(chǎn)生的的同步信號通過CPCI背板送至模擬前端、頻率合成器以及數(shù)字米集板等。
[0031]本文中所描述的具體實施例僅僅是對本發(fā)明精神作舉例說明。本發(fā)明所屬【技術(shù)領(lǐng)域】的技術(shù)人員可以對所描述的具體實施做各種各樣的修改或補充或采用類似的方式替代，但并不會偏離本發(fā)明的精神或者超越所附權(quán)利要求書所定義的范圍。
【權(quán)利要求】
1.一種天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:包括PCI接口模塊、基于FPGA芯片的雙口 RAM和PCI時序控制模塊、GPS接收模塊、主控模塊、同步控制模塊和系統(tǒng)復(fù)位電路； 所述的PCI接口模塊的PCI端口與CPCI總線相連，LOCAL端與所述的FPGA芯片的PCI時序控制模塊相連，并通過基于FPGA芯片的PCI時序控制模塊驅(qū)動所述的PCI接口模塊的PCI芯片； 所述的GPS接收模塊與所述的同步控制模塊相連，用于提供GPS同步鎖定狀態(tài)信息； 所述的主控模塊分別與所述的基于FPGA芯片的雙口 RAM和PCI時序控制模塊、GPS接收模塊、同步控制模塊和系統(tǒng)復(fù)位電路相連，用于讀取所述的雙口 RAM存儲的配置參數(shù)、實時配置所述的同步控制模塊、獲取所述的GPS接收模塊的狀態(tài)信息及實現(xiàn)系統(tǒng)復(fù)位。
2.根據(jù)權(quán)利要求1所述的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:所述的PCI接口模塊核心元件采用的是PCI9054橋接芯片。
3.根據(jù)權(quán)利要求1所述的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:所述的FPGA芯片采用的是EP3C4芯片。
4.根據(jù)權(quán)利要求1所述的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:所述的主控模塊采用的是51單片機，其UART可以通過max232芯片與GPS的UART相連，用于獲取GPS接收模塊的狀態(tài)信息。
5.根據(jù)權(quán)利要求1所述的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:所述的同步控制模塊采用的是Altera公司的Cyclone II系列FPGA EP2C5芯片。
6.根據(jù)權(quán)利要求1所述的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:所述的GPS接收模塊包括GPS天線和GPS同步時鐘模塊，所述的GPS同步時鐘模塊將通過所述的GPS天線接收到的信息經(jīng)過電平轉(zhuǎn)換芯片后與所述的主控模塊進行數(shù)據(jù)交換。
7.根據(jù)權(quán)利要求6所述的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)，其特征在于:所述的GPS同步時鐘模塊核心元件采用的是ublox公司的LEA-6T GPS接收芯片。
8.利用權(quán)利要求1所述的天地波一體化組網(wǎng)的高頻地波雷達同步系統(tǒng)進行天地波一體化組網(wǎng)的高頻地波雷達同步的方法，其特征在于，包括以下步驟: 步驟1:等待上位機參數(shù)配置，當(dāng)上位機配置參數(shù)操作完成，傳輸給主控模塊一個起始標(biāo)志，主控模塊響應(yīng)該起始標(biāo)志讀取雙口 RAM模塊，并將讀取的參數(shù)送給同步控制模塊； 步驟2:同步控制模塊接收傳輸過來的配置參數(shù)，并判斷系統(tǒng)工作模式:手動調(diào)試模式或GPS同步模式； 如果為手動調(diào)試模式，則系統(tǒng)檢測手動更新，當(dāng)有手動輸入時，同步控制模塊開始輸出同步信號，該同步信號只適合單站工作模式； 如果為GPS同步模式，則系統(tǒng)檢測GPS狀態(tài)，當(dāng)GPS衛(wèi)星和頻率信號均鎖定之后，同步模塊開始輸出同步信號，且在IPPS上升沿到來，同步時序波形進行更新，該同步信號適合天地波一體化組網(wǎng)同步工作模式。
【文檔編號】G01S7/02GK103713278SQ201410002432
【公開日】2014年4月9日 申請日期:2014年1月3日 優(yōu)先權(quán)日:2014年1月3日
【發(fā)明者】嚴頌華, 李正勇, 吳雄斌, 張?zhí)m, 田建生 申請人:武漢大學(xué)