国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)的制作方法

      文檔序號:6216976閱讀:361來源:國知局
      一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)的制作方法
      【專利摘要】一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)屬于編碼器控制【技術(shù)領(lǐng)域】,目的在于解決現(xiàn)有技術(shù)存在的編碼器裝調(diào)難度大和測量精度低的問題。本發(fā)明編碼器的粗碼信號依次經(jīng)粗碼放大模塊和粗碼整形模塊進行粗碼放大和粗碼整形,經(jīng)粗碼整形后的粗碼信號進入邏輯處理模塊,編碼器的精碼信號經(jīng)精碼放大模塊后進入邏輯處理模塊,邏輯處理模塊將進入的粗碼信號和精碼信號通過公式進行邏輯運算,得到門控信號Gate,門控信號Gate控制電子開關(guān)的開合,精碼信號中的任意一路信號通過電子開關(guān)輸出零位脈沖信號Z。本發(fā)明輸出零位脈沖信號的同時輸出A信號和B信號用于伺服系統(tǒng)的控制,解決現(xiàn)有技術(shù)裝調(diào)難度大的問題,測量精度高。
      【專利說明】一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)
      【技術(shù)領(lǐng)域】
      [0001]本發(fā)明屬于編碼器控制【技術(shù)領(lǐng)域】,具體涉及一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)。
      【背景技術(shù)】
      [0002]在現(xiàn)在的角度測量中,絕對式光電編碼器通常用于測量控制系統(tǒng)的絕對位置,在某些控制系統(tǒng)中要求編碼器在輸出位置信息的同時,還要輸出相位相差90°的兩路正余弦信號,用于伺服系統(tǒng)的控制。因而出現(xiàn)了既能輸出絕對位置又能輸出伺服信號的混合式編碼器。而在伺服控制中不僅需要正余弦伺服信號,還需要一個零位脈沖信號,且該零位脈沖信號要與編碼器絕對零位對準。
      [0003]目前,主要通過在編碼盤再刻劃一圈碼道的方式來實現(xiàn)零位脈沖信號的輸出;這樣不僅會增大碼盤的尺寸,且該零位脈沖信號很難與編碼器的絕對零位對準,導(dǎo)致編碼器裝調(diào)難度大、測量精度低。
      【發(fā)明內(nèi)容】

      [0004]本發(fā)明的目的在于提出一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu),解決現(xiàn)有技術(shù)存在的編碼器裝調(diào)難度大和測量精度低的問題。
      [0005]為實現(xiàn)上述目的,本發(fā)明的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)包括精碼放大模塊、粗碼放大模塊、粗碼整形模塊、邏輯處理模塊和電子開關(guān);
      [0006]編碼器的粗碼信號Al~An依次經(jīng)粗碼放大模塊和粗碼整形模塊進行粗碼放大和粗碼整形,經(jīng)粗碼整形后的粗碼信號Al~An進入邏輯處理模塊,編碼器的精碼信號An+1~Am經(jīng)精碼放大模塊后進入邏輯處理模塊,邏輯處理模塊將進入的粗碼信號Al~An和精碼信號An+1~Am通過公式(一)進行邏輯運算,得到門控信號Gate,門控信號Gate控制電子開關(guān)的開合,精碼信號An+1~Am中的任意一路信號Ap (O)通過電子開關(guān)輸出零位脈沖信號Z ;
      [0007]Gate = Am (() ).An+1 (O ).An+1 (90 ).A1 + A2+...+ An-1+ An( 一 )
      [0008]其中:m為編碼器碼道的個數(shù),η為編碼器粗碼信號的個數(shù),P的取值為η+1~m之間的任意一個數(shù)值。
      [0009]所述邏輯處理模塊為復(fù)雜可編程邏輯器件CPLD。
      [0010]所述精碼信號An+1~Am中的任意一路信號Aq中相位相差90°的兩路正余弦信號輸出作為A信號和B信號;其中q的取值與P的取值相同。
      [0011]所述精碼信號An+1~Am中的任意一路信號Aq中的Aq (O)和Aq (90)通過移相電阻鏈移相處理得到相位相差90°的兩路信號,并分別作為A信號和B信號輸出。
      [0012]本發(fā)明的有益效果為:本發(fā)明的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)將編碼器的粗碼信號經(jīng)粗碼放大和粗碼整形處理后與經(jīng)精碼放大處理后的精碼信號一同經(jīng)邏輯處理模塊處理得到門控信號,門控信號控制電子開關(guān)的開合,進而控制作為零位脈沖信號的一路精碼信號的輸出與否,通過邏輯計算公式的計算得到門控信號,使輸出的零位脈沖信號與編碼器絕對零位對準,當(dāng)碼盤在零位時,門控信號有效,使電子開關(guān)打開,任意一路精碼信號Ap (O)信號正半周輸出,當(dāng)碼盤在其他位置時,門控信號無效,電子開關(guān)關(guān)斷,輸出一直流電平,得到零位脈沖信號,解決現(xiàn)有技術(shù)裝調(diào)難度大的問題;另外,精碼信號相位相差90°的兩路正余弦信號輸出作為A信號和B信號用于伺服系統(tǒng)的控制,測量精度聞。
      【專利附圖】

      【附圖說明】
      [0013]圖1為現(xiàn)有的光電編碼器碼盤碼道展開圖;
      [0014]圖2為本發(fā)明的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)圖;
      [0015]圖3為本發(fā)明的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)中的移相電阻鏈電路圖;
      [0016]圖4為通過本發(fā)明的電路結(jié)構(gòu)輸出的零位信號圖。
      【具體實施方式】
      [0017]下面結(jié)合附圖對本發(fā)明的實施方式作進一步說明。
      [0018]參見附圖1所示為絕對式碼道的部分碼道展開圖,該碼道Al~A12為編碼器的粗碼信號,A13 (O)和A13 (90)為編碼器的中精碼信號,A14 (O)和A14 (90)為編碼器的精碼信號;A1~A12、A13 (O)和A13 (90)、A14 (O)和A14 (90)這些信號經(jīng)過電子學(xué)處理,就可以輸出絕對式編碼器的絕對角度值。同時可以取A14 (O)和A14 (90)這兩路信號通過移相作為伺服控制系統(tǒng)的反饋信號。這種情況下編碼器還需要一個零位脈沖信號作為伺服信號的零位,且該零位脈沖信號要與編碼器絕對零位對準。
      [0019]本發(fā)明采用絕對式編碼器粗碼與精碼經(jīng)過邏輯運算產(chǎn)生一門控信號控制電子開關(guān),通過電子開關(guān)控制一路精碼的輸出,從而實現(xiàn)零位信號的輸出。
      [0020]參見附圖2,本發(fā)明的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu)包括精碼放大模塊、粗碼放大模塊、粗碼整形模塊、邏輯處理模塊和電子開關(guān);
      [0021]編碼器的粗碼信號Al~A12依次經(jīng)粗碼放大模塊和粗碼整形模塊進行粗碼放大和粗碼整形,經(jīng)粗碼整形后的粗碼信號Al~A12進入邏輯處理模塊,編碼器的精碼信號A13~A14經(jīng)精碼放大模塊后進入邏輯處理模塊,邏輯處理模塊將進入的粗碼信號Al~A12和精碼信號A13~A14通過公式(一)進行邏輯運算,得到門控信號Gate,門控信號Gate控制電子開關(guān)的開合,精碼信號A13~A14中的任意一路信號A14 (O)通過電子開關(guān)輸出零位脈沖信號Z ;
      [0022]
      【權(quán)利要求】
      1.一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu),其特征在于,包括精碼放大模塊、粗碼放大模塊、粗碼整形模塊、邏輯處理模塊和電子開關(guān); 編碼器的粗碼信號Al?An依次經(jīng)粗碼放大模塊和粗碼整形模塊進行粗碼放大和粗碼整形,經(jīng)粗碼整形后的粗碼信號Al?An進入邏輯處理模塊,編碼器的精碼信號An+1?Am經(jīng)精碼放大模塊后進入邏輯處理模塊,邏輯處理模塊將進入的粗碼信號Al?An和精碼信號An+1?Am通過公式(一)進行邏輯運算,得到門控信號Gate,門控信號Gate控制電子開關(guān)的開合,精碼信號An+1?Am中的任意一路信號Ap (O)通過電子開關(guān)輸出零位脈沖信號Z ; Gate = Am (O ).Αη+1 (O ).Αη+1 (90).Α1+Α2+..-+An-l+An( 一 ) 其中:m為編碼器碼道的個數(shù),η為編碼器粗碼信號的個數(shù),p的取值為η+1?m之間的任意一個數(shù)值。
      2.根據(jù)權(quán)利要求1所述的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu),其特征在于,所述邏輯處理模塊為復(fù)雜可編程邏輯器件CPLD。
      3.根據(jù)權(quán)利要求1所述的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu),其特征在于,所述精碼信號An+1?Am中的任意一路信號Aq中相位相差90°的兩路正余弦信號輸出作為A信號和B信號;其中q的取值與P的取值相同。
      4.根據(jù)權(quán)利要求3所述的一種在絕對式編碼器中輸出零位脈沖的電路結(jié)構(gòu),其特征在于,所述精碼信號An+1?Am中的任意一路信號Aq中的Aq (O)和Aq (90)通過移相電阻鏈移相處理得到相位相差90°的兩路信號,并分別作為A信號和B信號輸出。
      【文檔編號】G01D5/249GK103791929SQ201410032283
      【公開日】2014年5月14日 申請日期:2014年1月23日 優(yōu)先權(quán)日:2014年1月23日
      【發(fā)明者】張明興 申請人:張明興
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1