電壓自適應(yīng)調(diào)整電路和芯片的制作方法
【專利摘要】本發(fā)明公開了一種電壓自適應(yīng)調(diào)整電路和芯片。該電壓自適應(yīng)調(diào)整電路包括性能分類監(jiān)控器和自適應(yīng)控制器，性能分類監(jiān)控器，設(shè)置在芯片的內(nèi)部，用于檢測芯片在當(dāng)前的工作電壓下的工作性能，并向自適應(yīng)控制器輸出檢測結(jié)果信號；自適應(yīng)控制器，與性能分類監(jiān)控器連接，用于根據(jù)性能分類監(jiān)控器輸出的檢測結(jié)果信號，向芯片的電源管理模塊輸出控制信號，控制信號用于控制電源管理模塊調(diào)整芯片的工作電壓。本發(fā)明實施例能夠降低測試工作量。
【專利說明】電壓自適應(yīng)調(diào)整電路和芯片
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明實施例涉及電子【技術(shù)領(lǐng)域】，并且更具體地，涉及一種電壓自適應(yīng)調(diào)整電路和芯片。
【背景技術(shù)】
[0002]隨著芯片制造工藝的發(fā)展和設(shè)計集成度的提升，芯片功耗問題成為亟待解決的問題。降低芯片功耗的技術(shù)除傳統(tǒng)的時鐘門控等技術(shù)外，自適應(yīng)電壓調(diào)整(AVS，AdaptiveVoltage Scaling)技術(shù)作為新的有效而重要的低功耗技術(shù)而備受關(guān)注。其中，確定芯片的最低工作電壓是實施AVS技術(shù)的核心步驟，該最低工作電壓要滿足系統(tǒng)最惡劣工作情形下的安全性。在芯片的最低工作電壓基礎(chǔ)上增加適當(dāng)?shù)碾妷涸Ａ考纯勺鳛樾酒瑢嶋H工作電壓。采用上述方法實現(xiàn)的AVS系統(tǒng)其實際工作電壓可以降低到不采用AVS系統(tǒng)下工作電壓的85 %，功耗節(jié)省可達30 %。
[0003]然而，在確定芯片的最低工作電壓時，構(gòu)造合理的測試向量非常困難，往往難以保證覆蓋所有相關(guān)路徑。目前業(yè)界通行的做法是采用測試專用設(shè)計(Design For Test, DFT)向量進行測試，進而確定芯片的最低工作電壓。然后與實測結(jié)果進行對比，并在此基礎(chǔ)上修正最低工作電壓的值。上述方法需要測試大量的芯片，工作量大，測試流程耗時長。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實施例提供了 一種電壓自適應(yīng)調(diào)整電路和芯片，能夠降低測試工作量。
[0005]第一方面，提供了一種電壓自適應(yīng)調(diào)整電路，電壓自適應(yīng)調(diào)整電路包括性能分類監(jiān)控器和自適應(yīng)控制器，性能分類監(jiān)控器，設(shè)置在芯片的內(nèi)部，用于檢測芯片在當(dāng)前的工作電壓下的工作性能，并向自適應(yīng)控制器輸出檢測結(jié)果信號；自適應(yīng)控制器，與性能分類監(jiān)控器連接，用于根據(jù)性能分類監(jiān)控器輸出的檢測結(jié)果信號，向芯片的電源管理模塊輸出控制信號，控制信號用于控制電源管理模塊調(diào)整芯片的工作電壓；其中，性能分類監(jiān)控器包括一個源信號生成電路、一個比較基準(zhǔn)電路、至少一個延時電路、至少一個比較分支電路和至少一個比較檢測電路，源信號生成電路，用于為性能分類監(jiān)控器提供源信號，比較基準(zhǔn)電路，用于根據(jù)源信號輸出基準(zhǔn)信號，至少一個延時電路，用于對源信號進行延時處理，得到延時后的源信號，至少一個比較分支電路，用于根據(jù)延時后的源信號，輸出比較信號，至少一個比較檢測電路，用于根據(jù)基準(zhǔn)信號和比較信號，輸出檢測結(jié)果信號。
[0006]結(jié)合第一方面，在第一方面的第一種實現(xiàn)方式中，自適應(yīng)控制器包括配置電路和控制電路，配置電路，用于生成并向性能分類監(jiān)控器輸出配置信號，配置信號用于配置性能分類監(jiān)控器的延時鏈；控制電路，用于根據(jù)性能分類監(jiān)控器輸出的檢測結(jié)果信號，向芯片的電源管理模塊輸出控制信號。
[0007]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第二種實現(xiàn)方式中，至少一個延時電路包括第一延時電路和第二延時電路，至少一個比較分支電路包括第一比較分支電路和第二比較分支電路，至少一個比較檢測電路包括第一比較檢測電路和第二比較檢測電路；源信號生成電路的輸入端、比較基準(zhǔn)電路的第一輸入端、第一比較分支電路的第一輸入端和第二比較分支電路的第一輸入端分別接收時鐘信號作為驅(qū)動；配置信號包括第一配置信號和第二配置信號，配置電路的第一輸出端連接第一延時電路的第一輸入端并提供第一配置信號，配置電路的第二輸出端連接第二延時電路的第一輸入端并提供第二配置信號；源信號生成電路的輸出端用于提供源信號，分別與比較基準(zhǔn)電路的第二輸入端和第一延時電路的第二輸入端以及第二延時電路的第二輸入端連接；第一延時電路的輸出端與第一比較分支電路的第二輸入端連接，第二延時電路的輸出端與第二比較分支電路的第二輸入端連接；比較基準(zhǔn)電路的輸出端用于提供基準(zhǔn)信號，分別與第一比較檢測電路的第一輸入端和第二比較檢測電路的第一輸入端連接，第一比較分支電路的輸出端連接第一比較檢測電路的第二輸入端，第二比較分支電路的輸出端連接第二比較檢測電路的第二輸入端；第一比較檢測電路的輸出端和第二比較檢測電路的輸出端分別與控制電路的輸入端連接，用于提供檢測結(jié)果信號。
[0008]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第三種實現(xiàn)方式中，至少一個延時電路為一個延時電路，至少一個比較分支電路為一個比較分支電路，至少一個比較檢測電路為一個比較檢測電路；源信號生成電路的輸入端、比較基準(zhǔn)電路的第一輸入端和比較分支電路的第一輸入端分別接收時鐘信號作為驅(qū)動；配置信號包括第一配置信號，配置電路的第一輸出端連接延時電路第一輸入端并提供第一配置信號；源信號生成電路的輸出端用于提供源信號，分別與比較基準(zhǔn)電路的第二輸入端和延時電路的第二輸入端連接；延時電路的輸出端與比較分支電路的第二輸入端連接；比較基準(zhǔn)電路的輸出端用于提供基準(zhǔn)信號，與比較檢測電路的第一輸入端連接，比較分支電路的輸出端與比較檢測電路的第二輸入端連接；比較檢測電路的輸出端與控制電路的輸入端連接，用于提供檢測結(jié)果信號。
[0009]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第四種實現(xiàn)方式中，性能分類監(jiān)控器為多個，且均勻地設(shè)置在芯片的內(nèi)部。
[0010]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第五種實現(xiàn)方式中，比較檢測電路包括異或門邏輯電路。
[0011]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第六種實現(xiàn)方式中，源信號生成電路包括觸發(fā)器。
[0012]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第七種實現(xiàn)方式中，比較基準(zhǔn)電路包括觸發(fā)器。
[0013]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第八種實現(xiàn)方式中，至少一個比較分支電路包括觸發(fā)器。
[0014]結(jié)合第一方面及其上述實現(xiàn)方式，在第一方面的第九種實現(xiàn)方式中，芯片在當(dāng)前的工作電壓下的工作性能包括:當(dāng)前的工作電壓過高、過低或能夠適于正常工作。
[0015]第二方面，提供了 一種芯片，芯片包括前述任一種電壓自適應(yīng)調(diào)整電路。
[0016]基于上述技術(shù)方案，在本發(fā)明實施例中，將性能分類監(jiān)控器設(shè)置在芯片的內(nèi)部，以實時檢測不同工作電壓下芯片的工作性能。然后，自適應(yīng)控制器根據(jù)性能分類監(jiān)控器輸出的檢測結(jié)果調(diào)整芯片的工作電壓。這樣，可以自動調(diào)整芯片的工作電壓，以實現(xiàn)在滿足工作性能要求的前提下，控制芯片在較低的電壓下工作，從而降低了芯片功耗。
[0017]進一步地，根據(jù)本發(fā)明實施例，由設(shè)置在芯片內(nèi)部的性能分類監(jiān)控器來檢測芯片的工作性能，繼而確定芯片工作電壓，而不是通過測量大量的芯片來確定，降低了工作量，也省去了耗時的測試流程。
【專利附圖】

【附圖說明】
[0018]為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對本發(fā)明實施例中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0019]圖1是本發(fā)明實施例的電壓自適應(yīng)調(diào)整電路的示意性框圖。
[0020]圖2是本發(fā)明一個實施例的性能分類監(jiān)控器的示意性框圖。
[0021]圖3是本發(fā)明實施例的自適應(yīng)控制器的示意性框圖。
[0022]圖4是本發(fā)明另一實施例的性能分類監(jiān)控器的示意性框圖。
[0023]圖5是本發(fā)明另一實施例的性能分類監(jiān)控器的示意性框圖。
[0024]圖6是本發(fā)明一個實施例的延時電路的示意性框圖。
[0025]圖7是本發(fā)明另一實施例的延時電路的示意性框圖。
[0026]圖8是本發(fā)明另一實施例的延時電路的示意性框圖。
【具體實施方式】
[0027]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是本發(fā)明的一部分實施例，而不是全部實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都應(yīng)屬于本發(fā)明保護的范圍。
[0028]圖1是本發(fā)明實施例的電壓自適應(yīng)調(diào)整電路的示意性框圖。由圖1所示，電壓自適應(yīng)調(diào)整電路10包括性能分類監(jiān)控器110和自適應(yīng)控制器120。
[0029]性能分類監(jiān)控器110，設(shè)置在芯片的內(nèi)部，用于檢測芯片在當(dāng)前的工作電壓下的工作性能，并向自適應(yīng)控制器輸出檢測結(jié)果信號。
[0030]例如，工作性能反映了如下至少一項:芯片在當(dāng)前的工作電壓下的工作是否滿足預(yù)設(shè)需求(即是否過低)，當(dāng)前的工作電壓是否過高。或者，芯片在當(dāng)前的工作電壓下的工作是合適的，即不存在電壓過高或過低，能夠適于正常工作。
[0031]自適應(yīng)控制器120，與性能分類監(jiān)控器連接，用于根據(jù)性能分類監(jiān)控器輸出的檢測結(jié)果信號，向芯片的電源管理模塊輸出控制信號，控制信號用于控制電源管理模塊調(diào)整芯片的工作電壓。
[0032]圖2是本發(fā)明一個實施例的性能分類監(jiān)控器的示意性框圖。如圖2所示，性能分類監(jiān)控器I1包括一個源信號生成電路111、一個比較基準(zhǔn)電路112、至少一個延時電路113、至少一個比較分支電路114和至少一個比較檢測電路115。
[0033]源信號生成電路111，用于為性能分類監(jiān)控器提供源信號。
[0034]比較基準(zhǔn)電路112，用于根據(jù)源信號輸出基準(zhǔn)信號。
[0035]至少一個延時電路113，用于對源信號進行延時處理，得到延時后的源信號。
[0036]至少一個比較分支電路114，用于根據(jù)延時后的源信號，輸出比較信號。[0037]至少一個比較檢測電路115，用于根據(jù)基準(zhǔn)信號和比較信號，輸出檢測結(jié)果信號。
[0038]基于上述技術(shù)方案，在本發(fā)明實施例中，將性能分類監(jiān)控器設(shè)置在芯片的內(nèi)部，以實時檢測不同工作電壓下芯片的工作性能。然后，自適應(yīng)控制器根據(jù)性能分類監(jiān)控器輸出的檢測結(jié)果調(diào)整芯片的工作電壓。這樣，可以自動調(diào)整芯片的工作電壓，以實現(xiàn)在滿足工作性能要求的前提下，控制芯片在較低的電壓下工作，從而降低了芯片功耗。
[0039]進一步地，根據(jù)本發(fā)明實施例，由設(shè)置在芯片內(nèi)部的性能分類監(jiān)控器來檢測芯片的工作性能，繼而確定芯片工作電壓，而不是通過測量大量的芯片來確定，降低了工作量，也省去了耗時的測試流程。
[0040]應(yīng)理解，本發(fā)明實施例并不限定自適應(yīng)控制器的位置。例如，自適應(yīng)控制器可以設(shè)置芯片的內(nèi)部，也可以設(shè)置在芯片的外部。
[0041]也應(yīng)理解，性能分類監(jiān)控器檢測芯片在當(dāng)前的工作電壓下的工作性能時，檢測結(jié)果也會受芯片當(dāng)前的溫度影響。換句話說，檢測結(jié)果信號更能體現(xiàn)每個芯片的個體差異。這樣，根據(jù)檢測結(jié)果信號調(diào)整芯片的工作電壓時，有著較高的準(zhǔn)確度和調(diào)整效率。
[0042]圖3是本發(fā)明實施例的自適應(yīng)控制器的示意性框圖。
[0043]可選地，作為另一實施例，自適應(yīng)控制器120包括配置電路121和控制電路122。
[0044]配置電路121，用于生成并向性能分類監(jiān)控器輸出配置信號，配置信號用于配置性能分類監(jiān)控器的延時鏈。所述延時鏈在所述配置信號的作用下使得所述檢測結(jié)果信號跟蹤所述芯片在當(dāng)前的工作電壓下的工作性能。
[0045]控制電路122，用于根據(jù)性能分類監(jiān)控器輸出的檢測結(jié)果信號，向芯片的電源管理模塊輸出控制信號。
[0046]例如，配置電路121與性能分類監(jiān)控器110中的延時電路113連接，向延時電路113輸出配置信號，以配置延時電路的延時鏈?？刂齐娐?22與性能分類監(jiān)控器110中的比較檢測電路115連接，根據(jù)比較檢測電路115輸出的檢測結(jié)果信號，向芯片的電源管理模塊輸出控制信號，以控制芯片的工作電壓。
[0047]圖4是本發(fā)明另一實施例的性能分類監(jiān)控器的示意性框圖。
[0048]如圖4所示，可選地，作為另一實施例，至少一個延時電路包括第一延時電路403和第二延時電路404，至少一個比較分支電路包括第一比較分支電路405和第二比較分支電路406，至少一個比較檢測電路包括第一比較檢測電路407和第二比較檢測電路408。
[0049]源信號生成電路401的輸入端、比較基準(zhǔn)電路402的第一輸入端、第一比較分支電路405的第一輸入端和第二比較分支電路406的第一輸入端分別接收時鐘信號CLK作為驅(qū)動。
[0050]配置信號包括第一配置信號PRI_SEL和第二配置信號AUX_SEL,配置電路的第一輸出端連接第一延時電路403的第一輸入端并提供第一配置信號PRI_SEL,配置電路的第二輸出端連接第二延時電路404的第一輸入端并提供第二配置信號AUX_SEL。
[0051]源信號生成電路401的輸出端用于提供源信號，分別與比較基準(zhǔn)電路402的第二輸入端和第一延時電路403的第二輸入端以及第二延時電路404的第二輸入端連接。
[0052]第一延時電路403的輸出端與第一比較分支電路405的第二輸入端連接，第二延時電路404的輸出端與第二比較分支電路406的第二輸入端連接。
[0053]比較基準(zhǔn)電路402的輸出端用于提供基準(zhǔn)信號，分別與第一比較檢測電路407的第一輸入端和第二比較檢測電路408的第一輸入端連接,第一比較分支電路405的輸出端連接第一比較檢測電路407的第二輸入端，第二比較分支電路406的輸出端連接第二比較檢測電路408的第二輸入端。
[0054]第一比較檢測電路407的輸出端和第二比較檢測電路408的輸出端分別與控制電路的輸入端連接，用于提供檢測結(jié)果信號。
[0055]其中，BPM-EN信號為使能信號。
[0056]配置電路121的第一輸出端向第一延時電路403輸出PRI_SEL信號，以配置第一延時電路403的延時鏈。配置電路121的第二輸出端向第二延時電路404輸出AUX_SEL信號，以配置第二延時電路404的延時鏈。具體地，可以通過檢查芯片流片時的靜態(tài)時序、分析芯片內(nèi)部電阻壓降IRDrop以及結(jié)合芯片工藝?yán)匣匦缘葦?shù)據(jù)來確定第一配置信號PRI_SEL和第二配置信號AUX_SEL。這樣，第一配置信號PRI_SEL和第二配置信號AUX_SEL形成一個窗口，以檢測芯片在當(dāng)前的工作電壓下工作性能是否出現(xiàn)異常。例如，電壓正常，或者電壓過低、過高。
[0057]第一配置信號PRI_SEL對應(yīng)檢測結(jié)果信號PRI_RPT，第二配置信號AUX_SEL對應(yīng)檢測結(jié)果信號AUX_RPT。例如，檢測結(jié)果信號表示的含義如表一所示。
[0058]表一
[0059]
【權(quán)利要求】
1.一種電壓自適應(yīng)調(diào)整電路，其特征在于，所述電壓自適應(yīng)調(diào)整電路包括性能分類監(jiān)控器和自適應(yīng)控制器， 所述性能分類監(jiān)控器，設(shè)置在芯片的內(nèi)部，用于檢測所述芯片在當(dāng)前的工作電壓下的工作性能，并向所述自適應(yīng)控制器輸出檢測結(jié)果信號； 所述自適應(yīng)控制器，與所述性能分類監(jiān)控器連接，用于根據(jù)所述性能分類監(jiān)控器輸出的所述檢測結(jié)果信號，向所述芯片的電源管理模塊輸出控制信號，所述控制信號用于控制所述電源管理模塊調(diào)整所述芯片的工作電壓； 其中，所述性能分類監(jiān)控器包括一個源信號生成電路、一個比較基準(zhǔn)電路、至少一個延時電路、至少一個比較分支電路和至少一個比較檢測電路， 所述源信號生成電路，用于為所述性能分類監(jiān)控器提供源信號， 所述比較基準(zhǔn)電路，用于根據(jù)所述源信號輸出基準(zhǔn)信號， 所述至少一個延時電路，用于對所述源信號進行延時處理，得到延時后的源信號， 所述至少一個比較分支電路，用于根據(jù)所述延時后的源信號，輸出比較信號， 所述至少一個比較檢測電路，用于根據(jù)所述基準(zhǔn)信號和所述比較信號，輸出所述檢測結(jié)果信號。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述自適應(yīng)控制器包括配置電路和控制電路， 所述配置電路，用于生成并向所述性能分類監(jiān)控器輸出配置信號，所述配置信號用于配置所述性能分類監(jiān)控器的延時鏈； 所述控制電路，用于根據(jù)所述性能分類監(jiān)控器輸出的檢測結(jié)果信號，向所述芯片的電源管理模塊輸出所述控制信號。
3.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述至少一個延時電路包括第一延時電路和第二延時電路，所述至少一個比較分支電路包括第一比較分支電路和第二比較分支電路，所述至少一個比較檢測電路包括第一比較檢測電路和第二比較檢測電路； 所述源信號生成電路的輸入端、所述比較基準(zhǔn)電路的第一輸入端、第一比較分支電路的第一輸入端和所述第二比較分支電路的第一輸入端分別接收時鐘信號作為驅(qū)動； 所述配置信號包括第一配置信號和第二配置信號，所述配置電路的第一輸出端連接第一延時電路的第一輸入端并提供所述第一配置信號，所述配置電路的第二輸出端連接第二延時電路的第一輸入端并提供所述第二配置信號； 所述源信號生成電路的輸出端用于提供源信號，分別與所述比較基準(zhǔn)電路的第二輸入端和所述第一延時電路的第二輸入端以及第二延時電路的第二輸入端連接； 所述第一延時電路的輸出端與所述第一比較分支電路的第二輸入端連接，所述第二延時電路的輸出端與所述第二比較分支電路的第二輸入端連接； 所述比較基準(zhǔn)電路的輸出端用于提供基準(zhǔn)信號，分別與所述第一比較檢測電路的第一輸入端和第二比較檢測電路的第一輸入端連接，所述第一比較分支電路的輸出端連接第一比較檢測電路的第二輸入端，所述第二比較分支電路的輸出端連接第二比較檢測電路的第二輸入端； 所述第一比較檢測電路的輸出端和第二比較檢測電路的輸出端分別與所述控制電路的輸入端連接，用于提供所述檢測結(jié)果信號。
4.根據(jù)權(quán)利要求2所述的電路，其特征在于，所述至少一個延時電路為一個延時電路，所述至少一個比較分支電路為一個比較分支電路，所述至少一個比較檢測電路為一個比較檢測電路； 所述源信號生成電路的輸入端、所述比較基準(zhǔn)電路的第一輸入端和所述比較分支電路的第一輸入端分別接收時鐘信號作為驅(qū)動； 所述配置信號包括第一配置信號，所述配置電路的第一輸出端連接所述延時電路第一輸入端并提供所述第一配置信號； 所述源信號生成電路的輸出端用于提供源信號，分別與所述比較基準(zhǔn)電路的第二輸入端和所述延時電路的第二輸入端連接； 所述延時電路的輸出端與所述比較分支電路的第二輸入端連接； 所述比較基準(zhǔn)電路的輸出端用于提供基準(zhǔn)信號，與所述比較檢測電路的第一輸入端連接，所述比較分支電路的輸出端與所述比較檢測電路的第二輸入端連接； 所述比較檢測電路的輸出端與所述控制電路的輸入端連接，用于提供所述檢測結(jié)果信號。
5.根據(jù)權(quán)利要求1至4中任一項所述的電路，其特征在于，所述性能分類監(jiān)控器為多個，且均勻地設(shè)置在所述芯片的內(nèi)部。
6.根據(jù)權(quán)利要求 1至5中任一項所述的電路，其特征在于，所述比較檢測電路包括異或門邏輯電路。
7.根據(jù)權(quán)利要求1至6中任一項所述的電路，其特征在于，所述源信號生成電路包括觸發(fā)器。
8.根據(jù)權(quán)利要求1至7中任一項所述的電路，其特征在于，所述比較基準(zhǔn)電路包括觸發(fā)器。
9.根據(jù)權(quán)利要求1至8中任一項所述的電路，其特征在于，所述至少一個比較分支電路包括觸發(fā)器。
10.根據(jù)權(quán)利要求1至9中任一項所述的電路，其特征在于，所述芯片在當(dāng)前的工作電壓下的工作性能包括:所述當(dāng)前的工作電壓過高、過低或能夠適于正常工作。
11.一種芯片，其特征在于，所述芯片包括權(quán)利要求1至10中任一項所述的電壓自適應(yīng)調(diào)整電路。
【文檔編號】G01R31/28GK104035018SQ201410259445
【公開日】2014年9月10日 申請日期:2014年6月12日 優(yōu)先權(quán)日:2014年6月12日
【發(fā)明者】王新入, 金鑫, 何勇 申請人:華為技術(shù)有限公司