高分辨率isar實時成像系統(tǒng)的制作方法
【專利摘要】一種高分辨率ISAR實時成像系統(tǒng)，包含電路連接的射頻收發(fā)鏈路、高速模數(shù)轉(zhuǎn)換器、數(shù)字信號成像處理電路、系統(tǒng)控制電路和ISAR實時成像顯示電路，數(shù)字信號成像處理電路包含電路連接的數(shù)據(jù)吞吐電路、數(shù)據(jù)合并轉(zhuǎn)換電路、ISAR數(shù)據(jù)存儲器、流水分布式成像處理電路、成像輸出接口電路和成像處理控制電路。本發(fā)明具有高分辨率和實時成像的優(yōu)點，利用低速模數(shù)轉(zhuǎn)換器組并聯(lián)組成高速模數(shù)轉(zhuǎn)換器，將高速的數(shù)據(jù)流轉(zhuǎn)換為低速的數(shù)據(jù)組來處理，工作頻率和功耗都可以大幅度地降低，利用流水線操作和分布式結(jié)構(gòu)信號處理，將大量的數(shù)據(jù)處理采用并行和流水線相結(jié)合的方式，以達到大數(shù)據(jù)量、快速的處理效果，采用基于地址尋址的架構(gòu)，可快速實現(xiàn)數(shù)據(jù)的任意通道交換。
【專利說明】高分辨率ISAR實時成像系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及雷達成像【技術(shù)領(lǐng)域】，尤其涉及一種高分辨率ISAR (逆合成孔徑雷達， Inverse Synthetic Aperture Radar)實時成像系統(tǒng)。

【背景技術(shù)】
[0002] 雷達技術(shù)從簡單的測距測速向復(fù)雜的成像發(fā)展，從低頻段的微波向高頻段的毫米 波、亞毫米波發(fā)展。由于受各種技術(shù)和成像體制本身的限制，相比之下，ISAR成像發(fā)展較為 緩慢。迄今為止，仍然存在較多的技術(shù)問題。高分辨率ISAR成像雷達技術(shù)是國內(nèi)外發(fā)展的 熱點和難點，尤其是進入毫米波、亞毫米波高頻段的高分辨率ISAR成像技術(shù)，對當前的雷 達技術(shù)提出了更高的要求。
[0003] 毫米波、亞毫米波ISAR雷達成像系統(tǒng)通常利用大時寬的超寬帶信號來達到高分 辨率的目的。系統(tǒng)分辨率越高，信號帶寬越大，信號處理的數(shù)據(jù)量也就越大。因此，重頻也 將達到一個極高的數(shù)量級。此外，雷達成像"實時性"意味著系統(tǒng)需要在規(guī)定的極短時間內(nèi) 完成大量回波數(shù)據(jù)的吞吐和信號處理操作，這對系統(tǒng)的信號數(shù)據(jù)采樣提取、存儲和信號處 理提出了極高的要求。為了滿足現(xiàn)今高分辨率ISAR成像的應(yīng)用需求，高分辨率ISAR成像 系統(tǒng)必須滿足實時性的要求。毫米波、亞毫米波的高分辨率ISAR實時成像系統(tǒng)，須從系統(tǒng) 架構(gòu)和算法層面來解決高分辨率ISAR實時成像系統(tǒng)的大量數(shù)據(jù)采樣、存儲和信號處理。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種高分辨率ISAR實時成像系統(tǒng)，是一種基于分布式網(wǎng)絡(luò)存儲、流水 線算法分級、基于地址尋址的數(shù)據(jù)交換、實時顯示的ISAR成像系統(tǒng)，能夠解決毫米波、亞毫 米波利用超寬帶實現(xiàn)高分辨率帶來的大數(shù)據(jù)量存儲和處理的問題，從而達到系統(tǒng)實時成像 的目的。
[0005] 為了達到上述目的，本發(fā)明提供一種高分辨率ISAR實時成像系統(tǒng)，該高分辨率 ISAR實時成像系統(tǒng)包含： 射頻收發(fā)鏈路，主要完成ISAR成像所需射頻信號的產(chǎn)生、發(fā)射、接收及下變頻； 高速模數(shù)轉(zhuǎn)換器，其輸入端電路連接所述的射頻收發(fā)鏈路的輸出端，主要完成對射頻 收發(fā)鏈路輸出的中頻信號的采樣，實現(xiàn)模擬信號向數(shù)字信號的快速轉(zhuǎn)換； 數(shù)字信號成像處理電路，其輸入端電路連接所述的高速模數(shù)轉(zhuǎn)換電路的輸出端，主要 是對數(shù)字信號進行后期處理，獲得高分辨率的ISAR成像結(jié)果； 系統(tǒng)控制電路，其分別雙向連接所述的射頻收發(fā)鏈路、高速模數(shù)轉(zhuǎn)換器和數(shù)字信號成 像處理電路，負責整個系統(tǒng)的控制和各電路之間的協(xié)調(diào)工作； ISAR實時成像顯示電路，其輸入端電路連接所述的數(shù)字信號成像處理電路的輸出端和 系統(tǒng)控制電路，主要是完成數(shù)字信號ISAR成像處理結(jié)果的實時顯示； 所述的高速模數(shù)轉(zhuǎn)換器包含N個并聯(lián)的低速模數(shù)轉(zhuǎn)換器，N為任意自然數(shù)； 所述的數(shù)字信號成像處理電路包含： 數(shù)據(jù)吞吐電路，其輸入端電路連接所述的高速模數(shù)轉(zhuǎn)換器的輸出端，緩沖高速模數(shù)轉(zhuǎn) 換器輸入的數(shù)字信號； 數(shù)據(jù)合并轉(zhuǎn)換電路，其輸入端電路連接所述的數(shù)據(jù)吞吐電路的輸出端，將緩沖的數(shù)字 信號進行數(shù)據(jù)合并，將高速小位寬的數(shù)據(jù)轉(zhuǎn)化為低速大位寬的數(shù)據(jù)，用以降低后級流水分 布式成像處理單元和ISAR數(shù)據(jù)存儲單元的信號處理速度； ISAR數(shù)據(jù)存儲器，其輸入端電路連接數(shù)據(jù)合并轉(zhuǎn)換電路的輸出端，存儲合并后的數(shù) 據(jù)； 流水分布式成像處理電路，其輸入端電路連接所述的數(shù)據(jù)合并轉(zhuǎn)換電路的輸出端和 ISAR數(shù)據(jù)存儲器的輸出端，按順序完成距離脈壓、包絡(luò)對齊、自聚焦和方位成像； 成像輸出接口電路，其輸入端電路連接所述的流水分布式成像處理電路的輸出端，對 成像處理數(shù)據(jù)進行格式轉(zhuǎn)化后輸出； 成像處理控制電路，其電路連接所述的數(shù)據(jù)吞吐電路、數(shù)據(jù)合并轉(zhuǎn)換電路、流水分布式 成像處理電路和成像輸出接口電路，控制數(shù)字信號成像處理電路的工作。
[0006] 所述的射頻收發(fā)鏈路包含： 發(fā)射天線； 接收天線； 發(fā)射機，發(fā)射機的輸出端電路連接發(fā)射天線的輸入端，發(fā)射機與系統(tǒng)控制電路雙向連 接； 接收機，接收機的輸入端電路連接接收天線的輸出端，接收機的輸出端電路連接高速 模數(shù)轉(zhuǎn)換器的輸入端，接收機與系統(tǒng)控制電路雙向連接； 系統(tǒng)控制電路發(fā)送控制信息給發(fā)射機，發(fā)射機將狀態(tài)反饋信息傳輸給系統(tǒng)控制電路， 系統(tǒng)控制電路發(fā)送控制信息給接收機，接收機將狀態(tài)反饋信息傳輸給接收機，發(fā)射機產(chǎn)生 超寬帶、線性調(diào)頻、脈沖式的射頻信號輸出給發(fā)射天線，發(fā)射天線接收發(fā)射機產(chǎn)生的射頻信 號并發(fā)送出去，接收天線接收回波信號并傳輸給接收機，接收機對接收到的回波信號進行 相干處理，實現(xiàn)信號下變頻后傳輸給高速模數(shù)轉(zhuǎn)換器。
[0007] 射頻收發(fā)鏈路內(nèi)部的接收機輸出的中頻信號與高速模數(shù)轉(zhuǎn)換器內(nèi)部的每個低速 模數(shù)轉(zhuǎn)換器的輸入端對應(yīng)相連接；接收機向高速模數(shù)轉(zhuǎn)換器輸出中頻信號，高速模數(shù)轉(zhuǎn)換 器對中頻信號進行采樣，轉(zhuǎn)換成數(shù)字信號，并將該數(shù)字信號輸出給數(shù)字信號成像處理電路。
[0008] 所述的高速模數(shù)轉(zhuǎn)換器內(nèi)部N個低速模數(shù)轉(zhuǎn)換器采用的時鐘周期相同，且順序相 鄰的兩個時鐘之間的相位差均為2 31 /N。
[0009] 所述的數(shù)據(jù)吞吐電路包含N個先入先出堆棧，所述的先入先出堆棧的數(shù)量與高速 模數(shù)轉(zhuǎn)換器內(nèi)部的低速模數(shù)轉(zhuǎn)換器的數(shù)量相等，每個先入先出堆棧的輸入端分別與高速模 數(shù)轉(zhuǎn)換器內(nèi)部的每個低速模數(shù)轉(zhuǎn)換器的輸出端相連接，即完成對模數(shù)轉(zhuǎn)換采樣數(shù)據(jù)的緩 沖，每個先入先出堆棧的輸出端與數(shù)據(jù)合并轉(zhuǎn)換電路的輸入端相連接。
[0010] 所述的數(shù)據(jù)合并轉(zhuǎn)換電路針對數(shù)據(jù)吞吐電路的N個通道數(shù)據(jù)，選擇對其中Μ個相 鄰?fù)ǖ肋M行數(shù)據(jù)合并，此時Μ個相鄰?fù)ǖ赖臄?shù)據(jù)組成為一個數(shù)組單元； 當Μ=Ν時，數(shù)據(jù)合并轉(zhuǎn)換電路對初始時刻前一級輸入的Ν個數(shù)據(jù)進行合并，依次類推， 對下一時刻的Ν個數(shù)據(jù)進行合并，所有的合并必須是按順序進行； 當Μ>Ν時，數(shù)據(jù)合并轉(zhuǎn)換電路對初始時刻前一級輸入的Ν個數(shù)據(jù)和下一時刻Ν個數(shù)據(jù) 中的前M-N個數(shù)據(jù)進行合并，剩余的2N-M個數(shù)據(jù)將與下個周期中的前2M-2N個數(shù)據(jù)進行合 并，組成N個數(shù)據(jù)，依次類推，所有的合并是按順序進行； 當M〈N時，數(shù)據(jù)合并轉(zhuǎn)換電路對初始時刻前一級輸入的N個數(shù)據(jù)中的前Μ個數(shù)據(jù)進行 合并，剩余的Ν-Μ個數(shù)據(jù)與下個周期中的前2Μ-Ν個數(shù)據(jù)進行合并，組成Ν個數(shù)據(jù)，依次類 推，所有的合并是按順序進行； 合并后的數(shù)據(jù)分別輸出到ISAR數(shù)據(jù)存儲器和流水分布式成像處理電路。
[0011] 所述的流水分布式成像處理電路包含： ISAR成像處理電路，其電路連接所述的數(shù)據(jù)合并轉(zhuǎn)換電路的輸出端，還連接ISAR數(shù)據(jù) 存儲器，還分別與成像處理控制電路和成像輸出接口電路雙向連接，將大量的數(shù)據(jù)運算，發(fā) 送給不同的信號處理模塊，并接收成像處理數(shù)據(jù)結(jié)果； 若干信號處理模塊，每個信號處理模塊包含雙向電路連接的信號處理電路和存儲電 路，即可收可發(fā)數(shù)據(jù)，每個信號處理電路分別雙向電路連接所述的ISAR成像處理電路，即 可收可發(fā)數(shù)據(jù)，相鄰的信號處理模塊中的信號處理電路之間雙向電路連接，即可收可發(fā)數(shù) 據(jù)，該信號處理模塊對ISAR成像處理電路發(fā)送的數(shù)據(jù)進行運算處理； 多通道數(shù)據(jù)任意互換電路，其雙向電路連接每個信號處理模塊中的信號處理電路，即 可收可發(fā)數(shù)據(jù)，實現(xiàn)任意兩個信號處理模塊之間的快速數(shù)據(jù)交換。
[0012] 所述的信號處理模塊被劃分為三級流水線，第一級流水線包含一個信號處理模 塊，第二級流水線包含a個信號處理模塊，第三級流水線包含a個信號處理模塊，a為自然 數(shù)。
[0013] 所述的流水分布式成像處理電路的信號處理流程包含以下步驟： 步驟1、ISAR成像處理電路把待處理數(shù)據(jù)傳輸給第一級流水線上的信號處理模塊； 步驟2、第一級流水線上的信號處理模塊接收數(shù)據(jù)； 步驟3、第一級信號處理模塊根據(jù)精度的要求，擴展將要處理的數(shù)據(jù)位數(shù)，實現(xiàn)信號處 理數(shù)據(jù)精度的擴展； 步驟4、第一級信號處理模塊對數(shù)據(jù)進行距離脈壓運算，每處理一個單元數(shù)據(jù)記為1 組； 步驟5、第一級信號處理模塊判定累積的脈壓數(shù)量是否達到L組，L為自然數(shù)，如果達到 L組，則進行步驟6,否則繼續(xù)進行距離脈壓運算； 步驟6、第一級信號處理模塊將累積脈壓運算的L組數(shù)據(jù)分為a組，a為自然數(shù)，將a組 數(shù)據(jù)分別傳輸給第二級流水線上的a個信號處理模塊； 步驟7、第二級流水線上的信號處理模塊分別接收步驟6中的a組數(shù)據(jù)，對接收到的數(shù) 據(jù)進行處理； 步驟8、第二級流水線上的每個信號處理模塊查找接收到數(shù)據(jù)的最大位置； 步驟9、每個第二級信號處理模塊以最大數(shù)據(jù)為中心點，截取數(shù)據(jù)，完成包絡(luò)對齊； 步驟10、每個第二級信號處理模塊對包絡(luò)對齊后的距離像截?。?步驟11、每個第二級信號處理模塊將截取后的數(shù)據(jù)進行矩陣轉(zhuǎn)秩； 步驟12、每個第二級信號處理模塊將處理好的數(shù)據(jù)發(fā)送到對應(yīng)的第三級信號處理模 塊； 步驟13、第三級流水線上的信號處理模塊分別接收步驟12中的a組數(shù)據(jù)，對接收到的 數(shù)據(jù)進行處理； 步驟14、每個第三級信號處理模塊對數(shù)據(jù)進行多特顯自聚焦； 步驟15、每個第三級信號處理模塊采用基于頻域快速相關(guān)算法對數(shù)據(jù)進行方位成像； 步驟16、每個第三級信號處理模塊對數(shù)據(jù)進行歸一化； 步驟17、每個第三級信號處理模塊對數(shù)據(jù)進一步矩陣轉(zhuǎn)秩； 步驟18、第三級流水線上的信號處理模塊將數(shù)據(jù)傳送回ISAR成像處理電路。
[0014] 所述的多通道數(shù)據(jù)任意互換電路采用基于地址的任意數(shù)據(jù)互換，多通道數(shù)據(jù)任意 互換電路包含狀態(tài)判斷模塊和若干個FIFO交換模塊，每一個FIFO交換模塊與每一個信號 處理電路連接，每個連接記為一個節(jié)點； 多通道數(shù)據(jù)任意互換電路的工作流程包含如下步驟： 步驟1、狀態(tài)判斷模塊持續(xù)對多通道數(shù)據(jù)任意互換電路內(nèi)部各個節(jié)點的FIFO交換模塊 進行判定，當發(fā)現(xiàn)某一個節(jié)點對應(yīng)的FIFO交換模塊有寫入數(shù)據(jù)請求時，將其地址讀出，進 行步驟2 ; 步驟2、狀態(tài)判斷模塊判斷讀出地址所指向的目標節(jié)點的FIFO交換模塊的讀出數(shù)據(jù)是 否空閑，如果空閑，則進行步驟3,否則進行步驟1 ; 步驟3、多通道數(shù)據(jù)任意互換電路在需要寫入數(shù)據(jù)的FIFO交換模塊和需要讀出數(shù)據(jù)的 FIFO交換模塊之間建立臨時轉(zhuǎn)輸路徑，將對應(yīng)的需要讀出數(shù)據(jù)的FIFO交換模塊狀態(tài)改為 忙，開始直接數(shù)據(jù)傳輸，把需要寫入數(shù)據(jù)的FIFO交換模塊狀態(tài)改為無請求進行步驟4 ; 步驟4、狀態(tài)判斷模塊判斷數(shù)據(jù)交換是否完成，如果完成，則停止傳輸數(shù)據(jù)，斷開臨時連 接，記需要讀出數(shù)據(jù)的FIFO交換模塊為空閑，返回步驟1。本發(fā)明具有高分辨率和實時成像 的優(yōu)點，利用低速模數(shù)轉(zhuǎn)換器組并聯(lián)組成高速模數(shù)轉(zhuǎn)換器，將高速的數(shù)據(jù)流轉(zhuǎn)換為低速的 數(shù)據(jù)組來處理，工作頻率和功耗都可以大幅度地降低，采用基于地址尋址的架構(gòu)，可快速實 現(xiàn)數(shù)據(jù)的任意通道交換。
[0015] 本發(fā)明從系統(tǒng)架構(gòu)和信號處理兩個層面出發(fā)，利用流水線操作和分布式結(jié)構(gòu)信號 處理，將大量的數(shù)據(jù)處理采用并行和流水線相結(jié)合的方式，以達到大數(shù)據(jù)量、快速的處理效 果。此外，系統(tǒng)內(nèi)部利用基于地址尋址的數(shù)據(jù)傳輸方式，能夠快速完成單元間數(shù)據(jù)交換。利 用多個低速模數(shù)轉(zhuǎn)換器并聯(lián)實現(xiàn)高速模數(shù)轉(zhuǎn)換器，達到了快速的、低功耗、低復(fù)雜度的效 果。本發(fā)明能夠滿足高分辨率ISAR實時成像的大量數(shù)據(jù)高速處理的要求。
[0016] 本發(fā)明具有實時成像的優(yōu)點，可應(yīng)用于對實時成像具有極高要求的場合，如安檢、 安防、工業(yè)成像和航空航天領(lǐng)域。本發(fā)明為毫米波、亞毫米波等高分辨率ISAR實時成像的 廣泛應(yīng)用提供了技術(shù)方法。

【專利附圖】

【附圖說明】
[0017] 圖1是本發(fā)明的電路圖。
[0018] 圖2是高速模數(shù)轉(zhuǎn)換器的電路圖。
[0019] 圖3是N個并聯(lián)的低速模數(shù)轉(zhuǎn)換器的時鐘示意圖。
[0020] 圖4是數(shù)據(jù)吞吐電路的電路圖。
[0021] 圖5是流水分布式成像處理電路的數(shù)據(jù)處理流程圖。

【具體實施方式】
[0022] 以下根據(jù)圖1?圖5,具體說明本發(fā)明的較佳實施例。
[0023] 如圖1所示，本發(fā)明提供一種高分辨率ISAR實時成像系統(tǒng)，包含： 射頻收發(fā)鏈路101，主要完成ISAR成像所需射頻信號的產(chǎn)生、發(fā)射、接收及下變頻； 高速模數(shù)轉(zhuǎn)換器104,其輸入端電路連接所述的射頻收發(fā)鏈路101的輸出端，主要完成 對射頻收發(fā)鏈路輸出的中頻信號的采樣，實現(xiàn)模擬信號向數(shù)字信號的快速轉(zhuǎn)換； 數(shù)字信號成像處理電路105,其輸入端電路連接所述的高速模數(shù)轉(zhuǎn)換電路104的輸出 端，主要是對數(shù)字信號進行后期處理，獲得高分辨率的ISAR成像結(jié)果； 系統(tǒng)控制電路103,其分別雙向連接(可接收可發(fā)送）所述的射頻收發(fā)鏈路101、高速模 數(shù)轉(zhuǎn)換器104和數(shù)字信號成像處理電路105,作為該系統(tǒng)的核心控制電路，負責整個系統(tǒng)的 控制和各電路之間的協(xié)調(diào)工作； ISAR實時成像顯示電路102,其輸入端電路連接所述的數(shù)字信號成像處理電路105的 輸出端和系統(tǒng)控制電路103,主要是完成數(shù)字信號ISAR成像處理結(jié)果的實時顯示。
[0024] 所述的射頻收發(fā)鏈路101包含： 發(fā)射天線1011 ; 接收天線1012 ; 發(fā)射機1013,其輸出端電路連接發(fā)射天線1011的輸入端和系統(tǒng)控制電路103 ; 接收機1014,其輸入端電路連接接收天線1012的輸出端，其輸出端電路連接高速模數(shù) 轉(zhuǎn)換器104的輸入端，該接收機1014還電路連接系統(tǒng)控制電路103 ; 系統(tǒng)控制電路103與發(fā)射機1013雙向連接，系統(tǒng)控制電路103發(fā)送控制信息給發(fā)射機 1013,發(fā)射機1013接收系統(tǒng)控制電路103發(fā)送的控制信息，根據(jù)控制信息，發(fā)射機1013給 出相應(yīng)的工作狀態(tài)。同時，發(fā)射機1013會反饋當前的工作狀態(tài)，將狀態(tài)反饋信息傳輸給系 統(tǒng)控制電路103。同樣地，系統(tǒng)控制電路103與接收機1014雙向連接，系統(tǒng)控制電路103發(fā) 送控制信息給接收機1014,接收機1014接收系統(tǒng)控制電路103發(fā)送的控制信息，根據(jù)控制 信息，接收機1014給出相應(yīng)的工作狀態(tài)。同時，接收機1014會反饋當前的工作狀態(tài)，將狀 態(tài)反饋信息傳輸給接收機1014。發(fā)射機1013產(chǎn)生超寬帶、線性調(diào)頻、脈沖式的射頻信號，該 射頻信號輸出給發(fā)射天線1011。發(fā)射天線1011接收發(fā)射機1013產(chǎn)生的射頻信號并發(fā)送出 去。接收天線1012接收回波信號，并將回波信號傳輸給接收機1014。接收機1014對接收 到的回波信號進行相干處理，實現(xiàn)信號下變頻。經(jīng)過下變頻變換之后的信號將傳輸給高速 模數(shù)轉(zhuǎn)換器104。本發(fā)明的射頻信號是超寬帶的、脈沖式的，射頻信號調(diào)制形式為線性連續(xù) 調(diào)頻。該射頻收發(fā)鏈路內(nèi)的接收機采用相干接收，提高靈敏度，實現(xiàn)下變頻變換。
[0025] 高速模數(shù)轉(zhuǎn)換器104與系統(tǒng)控制電路103連接，系統(tǒng)控制電路103向高速模數(shù)轉(zhuǎn) 換器104發(fā)送控制信息，高速模數(shù)轉(zhuǎn)換器104接收系統(tǒng)控制電路103的控制信號，高速模數(shù) 轉(zhuǎn)換器104啟動相應(yīng)的工作狀態(tài)。同時，高速模數(shù)轉(zhuǎn)換器104將當前工作狀態(tài)進行反饋，發(fā) 送反饋信息給系統(tǒng)控制電路103。
[0026] 如圖2所示，所述的高速模數(shù)轉(zhuǎn)換器104包含N個并聯(lián)的低速模數(shù)轉(zhuǎn)換器104KN 為任意自然數(shù))。
[0027] 高速模數(shù)轉(zhuǎn)換器104與射頻收發(fā)鏈路101內(nèi)部的接收機1014的輸出相連接，接 收機1014向高速模數(shù)轉(zhuǎn)換器104輸出中頻信號，高速模數(shù)轉(zhuǎn)換器104對中頻信號進行采 樣，轉(zhuǎn)換成數(shù)字信號，并將該數(shù)字信號輸出給數(shù)字信號成像處理電路105中的數(shù)據(jù)吞吐電 路1055。射頻收發(fā)鏈路101內(nèi)部的接收機1014輸出的中頻信號與高速模數(shù)轉(zhuǎn)換器104內(nèi) 部的每個低速模數(shù)轉(zhuǎn)換器1041的輸入端對應(yīng)相連接。
[0028] 如圖3所示，高速模數(shù)轉(zhuǎn)換器104內(nèi)部N個低速模數(shù)轉(zhuǎn)換器1041采用的時鐘周期 相同，且順序相鄰的兩個時鐘之間的相位差均為2 π /N，即：順序相鄰的兩個時鐘相位差是 按照低速模數(shù)轉(zhuǎn)換器1041的排列順序相對應(yīng)的兩個相鄰時鐘，順序比較相鄰兩個低速模 數(shù)轉(zhuǎn)換器1041的時序，相鄰兩個時鐘之間的相位差均為2 π /Ν。高速模數(shù)轉(zhuǎn)換器104內(nèi)部 Ν個低速模數(shù)轉(zhuǎn)換器1041將數(shù)字信號輸出，每個低速模數(shù)轉(zhuǎn)換器1041的輸出端與數(shù)字信號 成像處理電路105內(nèi)部的數(shù)據(jù)吞吐電路1055的輸入端對應(yīng)連接。
[0029] 所述的數(shù)字信號成像處理電路105包含： 數(shù)據(jù)吞吐電路1055,其輸入端電路連接所述的高速模數(shù)轉(zhuǎn)換器104的輸出端，緩沖高 速模數(shù)轉(zhuǎn)換器104輸入的數(shù)字信號； 數(shù)據(jù)合并轉(zhuǎn)換電路1056,其輸入端電路連接所述的數(shù)據(jù)吞吐電路1055的輸出端，將緩 沖的數(shù)字信號進行數(shù)據(jù)合并，將高速小位寬的數(shù)據(jù)轉(zhuǎn)化為低速大位寬的數(shù)據(jù)，用以降低后 級流水分布式成像處理單元和ISAR數(shù)據(jù)存儲單元的信號處理速度； ISAR數(shù)據(jù)存儲器1051，其輸入端電路連接數(shù)據(jù)合并轉(zhuǎn)換電路1056的輸出端，存儲合并 后的數(shù)據(jù)； 流水分布式成像處理電路1052,其輸入端電路連接所述的數(shù)據(jù)合并轉(zhuǎn)換電路1056的 輸出端和ISAR數(shù)據(jù)存儲器1051的輸出端，按順序完成距離脈壓、包絡(luò)對齊、自聚焦和方位 成像； 成像輸出接口電路1053,其輸入端電路連接所述的流水分布式成像處理電路1052的 輸出端，對成像處理數(shù)據(jù)進行格式轉(zhuǎn)化后輸出； 成像處理控制電路1054,其電路連接所述的數(shù)據(jù)吞吐電路1055、數(shù)據(jù)合并轉(zhuǎn)換電路 1056、流水分布式成像處理電路1052和成像輸出接口電路1053,控制數(shù)字信號成像處理電 路105的工作。
[0030] 如圖4所示，數(shù)據(jù)吞吐電路1055包含N個先入先出堆棧FIF010551(First Input First Output先入先出堆棧)，所述的先入先出堆棧FIF010551的數(shù)量與高速模數(shù)轉(zhuǎn)換器 104內(nèi)部的低速模數(shù)轉(zhuǎn)換器1041的數(shù)量相等，每個先入先出堆棧FIF010551的輸入端分別 與高速模數(shù)轉(zhuǎn)換器104內(nèi)部的每個低速模數(shù)轉(zhuǎn)換器1041的輸出端相連接，即完成對模數(shù)轉(zhuǎn) 換采樣數(shù)據(jù)的緩沖。每個先入先出堆棧FIF010551的輸出端與數(shù)據(jù)合并轉(zhuǎn)換電路1056的輸 入端相連接。數(shù)據(jù)吞吐電路1055受成像處理控制電路1054控制，成像處理控制電路1054 與數(shù)據(jù)吞吐電路1055相連接，成像處理控制電路1054向數(shù)據(jù)吞吐電路1055發(fā)送控制信 息，數(shù)據(jù)吞吐電路1055接收成像處理控制電路1054的控制信號，數(shù)據(jù)吞吐電路1055啟動 相應(yīng)的工作狀態(tài)。同時，數(shù)據(jù)吞吐電路1055將當前工作狀態(tài)進行反饋，發(fā)送反饋信息給成 像處理控制電路1054。
[0031] 所述的數(shù)據(jù)合并轉(zhuǎn)換電路1056的輸入端與數(shù)據(jù)吞吐電路1055的每個先入先出 堆棧FIFO的輸出端相連接。數(shù)據(jù)合并轉(zhuǎn)換電路1056針對數(shù)據(jù)吞吐電路1055的N個通道 數(shù)據(jù)，選擇對其中Μ個相鄰?fù)ǖ肋M行數(shù)據(jù)合并，此時Μ個相鄰?fù)ǖ赖臄?shù)據(jù)組成為一個數(shù)組 單元。考慮到后級ISAR數(shù)據(jù)存儲器1051的存儲位寬、速度以及流水分布式成像處理電路 1052的數(shù)據(jù)處理速度，選擇數(shù)據(jù)合并轉(zhuǎn)換電路1056的合并數(shù)為Μ。當M=N時，數(shù)據(jù)合并轉(zhuǎn) 換電路1056對初始時刻前一級輸入的N個數(shù)據(jù)進行合并，依次類推，對下一時刻的N個數(shù) 據(jù)進行合并，所有的合并必須是按一定的順序進行。當M>N時，數(shù)據(jù)合并轉(zhuǎn)換電路1056對 初始時刻前一級輸入的N個數(shù)據(jù)和下一時刻N個數(shù)據(jù)中的前Μ-N個數(shù)據(jù)進行合并，剩余的 2N-M個數(shù)據(jù)將與下個周期中的前2M-2N個數(shù)據(jù)進行合并，組成N個數(shù)據(jù)，依次類推，所有的 合并是按一定的順序進行。當M〈N時，數(shù)據(jù)合并轉(zhuǎn)換電路1056對初始時刻前一級輸入的N 個數(shù)據(jù)中的前Μ個數(shù)據(jù)進行合并。剩余的N-Μ個數(shù)據(jù)與下個周期中的前2M-N個數(shù)據(jù)進行合 并，組成Ν個數(shù)據(jù)，依次類推，所有的合并是一定按順序進行的。合并后的數(shù)據(jù)分別輸出到 ISAR數(shù)據(jù)存儲器1051和流水分布式成像處理電路1052。成像處理控制電路1054向數(shù)據(jù) 合并轉(zhuǎn)換電路1056發(fā)送控制信息，數(shù)據(jù)合并轉(zhuǎn)換電路1056接收成像處理控制電路1054的 控制信號，數(shù)據(jù)合并轉(zhuǎn)換電路1056啟動相應(yīng)的工作狀態(tài)。同時，數(shù)據(jù)合并轉(zhuǎn)換電路1056將 當前工作狀態(tài)進行反饋，發(fā)送反饋信息給成像處理控制電路1054。數(shù)據(jù)合并轉(zhuǎn)換電路1056 采用了串并轉(zhuǎn)換的模式，將高速數(shù)據(jù)轉(zhuǎn)換為低速的單元數(shù)據(jù)，極大地降低了數(shù)據(jù)存儲速度。
[0032] 所述的ISAR數(shù)據(jù)存儲器1051的輸入端與前一級數(shù)據(jù)合并轉(zhuǎn)換電路1056的輸出 端相連接。該ISAR數(shù)據(jù)存儲器1051的輸入端接收前一級數(shù)據(jù)合并轉(zhuǎn)換電路1056輸出的 合并后的單元數(shù)據(jù)，采用大位寬低速FLASH陣列進行存儲。
[0033] 所述的流水分布式成像處理電路1052包含： ISAR成像處理電路10524,其電路連接所述的數(shù)據(jù)合并轉(zhuǎn)換電路1056的輸出端和ISAR 數(shù)據(jù)存儲器1051，將大量的數(shù)據(jù)運算，發(fā)送給不同的信號處理模塊，并接收成像處理數(shù)據(jù)結(jié) 果； 若干信號處理模塊，每個信號處理模塊包含雙向電路連接的信號處理電路10522和存 儲電路10521，即可收可發(fā)數(shù)據(jù)，每個信號處理電路10522分別雙向電路連接所述的ISAR成 像處理電路10524,即可收可發(fā)數(shù)據(jù)，相鄰的信號處理模塊中的信號處理電路10522之間雙 向電路連接，即可收可發(fā)數(shù)據(jù)，該信號處理模塊對ISAR成像處理電路10524發(fā)送的數(shù)據(jù)進 行運算處理； 多通道數(shù)據(jù)任意互換電路10523,其雙向電路連接每個信號處理模塊中的信號處理電 路10522,即可收可發(fā)數(shù)據(jù)，實現(xiàn)任意兩個信號處理模塊之間的快速數(shù)據(jù)交換。
[0034] 所述的流水分布式成像處理電路1052分別采用基于頻域快速相關(guān)法實現(xiàn)包絡(luò)對 齊，采用多特顯點綜合實現(xiàn)自聚焦，采用時頻分析法實現(xiàn)方位成像，將此三種方法相結(jié)合， 共同實現(xiàn)ISAR成像核心處理。ISAR成像處理電路10524將大量的數(shù)據(jù)運算，通過專門的 數(shù)據(jù)通道發(fā)送給不同的信號處理模塊，根據(jù)運算量的大小和處理時間的要求，設(shè)計K個信 號處理模塊（K為自然數(shù))。ISAR成像處理電路10524與每個信號處理模塊相連接，ISAR成 像處理電路10524與任意單個信號處理模塊相互之間可即時傳送數(shù)據(jù)。相鄰的兩個信號處 理模塊之間互相連接，用于快速的數(shù)據(jù)交換。此外，在相鄰信號處理模塊相連的基礎(chǔ)上，任 意兩個信號處理模塊之間通過多通道數(shù)據(jù)任意互換電路10523進行快速數(shù)據(jù)交換。多通道 數(shù)據(jù)任意互換電路10523采用基于地址的數(shù)據(jù)交換法，即每個信號處理模塊都是有唯一的 地址，信號處理模塊相互之間的傳輸通過地址識別進行，直接加快了數(shù)據(jù)的交換速度。每個 信號處理模塊都與多通道數(shù)據(jù)任意互換電路10523相連接，實現(xiàn)數(shù)據(jù)的交換。成像處理控 制電路1054與流水分布式成像處理電路1052中的ISAR成像處理電路10524相連接，成像 處理控制電路1054向ISAR成像處理電路10524發(fā)送控制信息，ISAR成像處理電路10524 接收成像處理控制電路1054的控制信息，ISAR成像處理電路10524啟動相應(yīng)的工作狀態(tài)。 同時，ISAR成像處理電路10524將當前工作狀態(tài)進行反饋，發(fā)送反饋信息給成像處理控制 電路1054。
[0035] 所述的信號處理模塊被劃分為三級流水線，信號處理模塊根據(jù)流水線要求，被劃 分到不同的三級流水線上；第一級流水線包含一個信號處理模塊，第二級流水線包含a個 (a為自然數(shù)）信號處理模塊，第三級流水線包含a個（a為自然數(shù)）信號處理模塊。
[0036] 如圖5所示，流水分布式成像處理電路的信號處理流程包含以下步驟： 步驟1、ISAR成像處理電路把待處理數(shù)據(jù)傳輸給第一級流水線上的信號處理模塊； 步驟2、第一級流水線上的信號處理模塊接收數(shù)據(jù)； 步驟3、第一級信號處理模塊根據(jù)精度的要求，擴展將要處理的數(shù)據(jù)位數(shù)，實現(xiàn)信號處 理數(shù)據(jù)精度的擴展； 步驟4、第一級信號處理模塊對數(shù)據(jù)進行距離脈壓運算，每處理一個單元數(shù)據(jù)記為1 組； 步驟5、第一級信號處理模塊判定累積的脈壓數(shù)量是否達到L組（L為自然數(shù))，如果達 到L組，則進行步驟6,否則繼續(xù)進行距離脈壓運算； 步驟6、第一級信號處理模塊將累積脈壓運算的L組數(shù)據(jù)分為a組（a為自然數(shù))，將a 組數(shù)據(jù)分別傳輸給第二級流水線上的a個信號處理模塊； 步驟7、第二級流水線上的信號處理模塊分別接收步驟6中的a組數(shù)據(jù)，對接收到的數(shù) 據(jù)進行處理； 步驟8、第二級流水線上的每個信號處理模塊查找接收到數(shù)據(jù)的最大位置； 步驟9、每個第二級信號處理模塊以最大數(shù)據(jù)為中心點，截取數(shù)據(jù)，完成包絡(luò)對齊； 步驟10、每個第二級信號處理模塊對包絡(luò)對齊后的距離像截??； 步驟11、每個第二級信號處理模塊將截取后的數(shù)據(jù)進行矩陣轉(zhuǎn)秩； 步驟12、每個第二級信號處理模塊將處理好的數(shù)據(jù)發(fā)送到對應(yīng)的第三級信號處理模 塊； 步驟13、第三級流水線上的信號處理模塊分別接收步驟12中的a組數(shù)據(jù)，對接收到的 數(shù)據(jù)進行處理； 步驟14、每個第三級信號處理模塊對數(shù)據(jù)進行多特顯自聚焦； 步驟15、每個第三級信號處理模塊采用基于頻域快速相關(guān)算法對數(shù)據(jù)進行方位成像； 步驟16、每個第三級信號處理模塊對數(shù)據(jù)進行歸一化； 步驟17、每個第三級信號處理模塊對數(shù)據(jù)進一步矩陣轉(zhuǎn)秩； 步驟18、第三級流水線上的信號處理模塊將數(shù)據(jù)傳送回ISAR成像處理電路。
[0037] 本實施例中，三級流水線中，第一級信號處理電路10522為1個，第二級信號處理 電路10522為4個，第三級信號處理電路10522為4個。多通道數(shù)據(jù)任意互換電路10523有 18個節(jié)點，數(shù)據(jù)位寬32位，傳輸速率為480Mb/s。數(shù)字信號成像處理的工作時鐘為264MHz。
[0038] 所述的多通道數(shù)據(jù)任意互換電路10523采用基于地址的任意數(shù)據(jù)互換，S卩：通過 多通道數(shù)據(jù)任意互換電路10523在數(shù)據(jù)始發(fā)者和目標接收者之間建立臨時的交換路徑，使 得數(shù)據(jù)直接由源地址到達目的地址。多通道數(shù)據(jù)任意互換電路10523包含狀態(tài)判斷模塊和 若干個FIFO交換模塊。每一個FIFO交換模塊與每一個信號處理電路連接，每個連接記為 一個節(jié)點。
[0039] 多通道數(shù)據(jù)任意互換電路10523的工作流程包含如下步驟： 步驟1、狀態(tài)判斷模塊持續(xù)對多通道數(shù)據(jù)任意互換電路內(nèi)部各個節(jié)點的FIFO交換模塊 進行判定，當發(fā)現(xiàn)某一個節(jié)點對應(yīng)的FIFO交換模塊有寫入數(shù)據(jù)請求(寫FIFO)時，將其地址 讀出，進行步驟2; 步驟2、狀態(tài)判斷模塊判斷讀出地址所指向的目標節(jié)點的FIFO交換模塊的讀出數(shù)據(jù) (讀FIFO)是否空閑，如果空閑，則進行步驟3,否則進行步驟1 ; 步驟3、多通道數(shù)據(jù)任意互換電路在需要寫入數(shù)據(jù)的FIFO交換模塊(寫FIFO)和需要讀 出數(shù)據(jù)的FIFO交換模塊(讀FIFO)之間建立臨時轉(zhuǎn)輸路徑，將對應(yīng)的讀FIFO狀態(tài)改為忙， 開始直接數(shù)據(jù)傳輸，把寫FIFO狀態(tài)改為無請求進行步驟4 ; 步驟4、狀態(tài)判斷模塊判斷數(shù)據(jù)交換是否完成，如果完成，則停止傳輸數(shù)據(jù)，斷開臨時連 接，記讀FIFO為空閑，返回步驟1。
[0040] 狀態(tài)判斷模塊持續(xù)對多通道數(shù)據(jù)任意互換電路內(nèi)部各個節(jié)點的FIFO交換模塊進 行判定，任意兩個節(jié)點在做數(shù)據(jù)交換的同時，狀態(tài)判斷模塊繼續(xù)判斷是否還有其他兩個節(jié) 點需要進行數(shù)據(jù)交換，如果有則同步開展數(shù)據(jù)交換。
[0041] 所述的成像輸出接口電路1053的輸入端與流水分布式成像處理電路1052內(nèi)部的 ISAR成像處理電路10524的輸出端相連接。ISAR成像處理電路10524的輸出端將成像處理 數(shù)據(jù)結(jié)果輸出給成像輸入接口電路1053,成像輸出接口電路1053根據(jù)ISAR實時成像顯示 電路102的數(shù)據(jù)格式要求，進行數(shù)據(jù)格式轉(zhuǎn)化，將轉(zhuǎn)化后的數(shù)據(jù)傳輸給ISAR實時成像顯示 電路102。成像輸出接口電路1053與成像處理控制電路1054相連接，系統(tǒng)控制電路103向 成像處理控制電路1054發(fā)送控制信息，成像處理控制電路1054向成像輸出接口電路1053 發(fā)送控制信息，成像輸出接口電路啟動相應(yīng)的工作狀態(tài)。同時，成像輸出接口電路1053將 當前工作狀態(tài)進行反饋，發(fā)送反饋信息給成像處理控制電路1054。
[0042] 所述的成像處理控制電路1054負責控制數(shù)字信號成像處理電路105的協(xié)調(diào)工作。 成像處理控制電路1054與數(shù)據(jù)吞吐電路1055、成像輸出接口電路1053、流水分布式成像處 理電路1052、數(shù)據(jù)合并轉(zhuǎn)換電路1056和ISAR數(shù)據(jù)存儲器1051相連接，傳輸控制信息給該 五個電路，同時也接收該五個電路的反饋信息。成像處理控制電路1054與系統(tǒng)控制電路 103相連接，接收系統(tǒng)控制電路103的控制信息，同時傳輸反饋信息給系統(tǒng)控制電路103。
[0043] 所述的系統(tǒng)控制電路103負責整個高分辨率ISAR實時成像系統(tǒng)的各電路間的運 行和相互之間的協(xié)調(diào)。系統(tǒng)控制電路103與射頻收發(fā)鏈路101內(nèi)部的接收機1014和發(fā)射 機1013相互連接。系統(tǒng)控制電路103分別向接收機1014和發(fā)射機1013發(fā)送控制信息，同 時系統(tǒng)控制電路103分別接收二者回傳的反饋信息。系統(tǒng)控制電路103與高速模數(shù)轉(zhuǎn)換 器104相連接，系統(tǒng)控制電路103向高速模數(shù)轉(zhuǎn)換器104發(fā)送控制信息，同時系統(tǒng)控制電路 103接收高速模數(shù)轉(zhuǎn)換器104回傳的反饋信息。系統(tǒng)控制電路103與數(shù)字信號成像處理電 路105內(nèi)部的成像處理控制電路1054相連接，系統(tǒng)控制電路103向成像處理控制電路1054 發(fā)送控制信息，同時系統(tǒng)控制電路103接收成像處理控制電路1054回傳的反饋信息。系統(tǒng) 控制電路103與ISAR實時成像處理電路10524相連接，系統(tǒng)控制電路103向ISAR實時成像 處理電路10524發(fā)送控制信息，同時系統(tǒng)控制電路103接收ISAR實時成像處理電路10524 回傳的反饋信息。
[0044] 所述的ISAR實時成像顯示電路102作為該系統(tǒng)成像結(jié)果的最終顯示電路。ISAR 實時成像顯示電路102與系統(tǒng)控制模塊103相連接，ISAR實時成像顯示電路102接收系統(tǒng) 控制模塊103的控制信號，根據(jù)控制信號給出相應(yīng)的工作狀態(tài)，并將工作狀態(tài)反饋回系統(tǒng) 控制模塊103。ISAR實時成像顯示電路102的輸入端與數(shù)字信號成像處理模塊105內(nèi)部的 成像輸出接口電路1053的輸出端相連接，ISAR實時成像顯示電路102接收成像輸出接口 電路1053的數(shù)據(jù)，將數(shù)據(jù)進行實時顯示。該模塊實時顯示直觀的二維、三維成像圖和關(guān)鍵 數(shù)據(jù)顯示。
[0045] 本發(fā)明提供的高分辨率ISAR實時成像系統(tǒng)的工作范圍為34GHz~36GHz，脈沖重復(fù) 時間為20ms。發(fā)射機1013采用超寬帶線型調(diào)頻信號發(fā)生器，高速模數(shù)轉(zhuǎn)換器104包含10個 低速模數(shù)轉(zhuǎn)換器1041，每個低速模數(shù)轉(zhuǎn)換器1041的工作頻率為50MHz，采樣精度為lObit， 脈壓累積次數(shù)為512。信號處理電路10522采用數(shù)字信號處理器DSP，存儲電路10521采用 靜態(tài)隨機存儲器SRAM，ISAR成像處理電路10524采用現(xiàn)場可編程門陣列FPGA。
[0046] 本發(fā)明提供的高分辨率ISAR實時成像系統(tǒng)和各個電路的特點： 所述高分辨率ISAR實時成像系統(tǒng)帶寬是超寬帶的，具有較高的成像分辨率，其ISAR成 像數(shù)據(jù)和成像結(jié)果是實時顯示的。
[0047] 所述發(fā)射天線和接收天線均是超寬帶的天線。
[0048] 所述發(fā)射機和接收機都是超寬帶的，收發(fā)信號帶寬超過當前普通的寬帶雷達。所 述發(fā)射機發(fā)射的信號是基于線性調(diào)頻體制，信號為脈沖式的。該發(fā)射機信號具有超寬帶、線 性調(diào)頻、脈沖式的特點。所述接收機基于相干體制，采用超外差接收方式，具有高靈敏度的 特點。
[0049] 所述高速模數(shù)轉(zhuǎn)換器是基于多個低速模數(shù)轉(zhuǎn)換器并聯(lián)而成，具有高采樣速度、低 功耗、低工作時鐘頻率的特點。
[0050] 所述數(shù)字信號成像處理電路將高速數(shù)據(jù)，轉(zhuǎn)換為低速數(shù)據(jù)，將多個數(shù)據(jù)組合成電 路數(shù)據(jù)組。所述電路數(shù)據(jù)組可根據(jù)需要將不同數(shù)量的數(shù)據(jù)進行合并。
[0051] 所述數(shù)字信號處理過程采用三級流水線操作，分別完成脈壓、包絡(luò)對齊、聚焦和成 像四步。硬件上，流水線操作電路采用分布式結(jié)構(gòu)。四步運算算法均為運算量較小的算法。 在包絡(luò)對齊中截取數(shù)據(jù)，以減小數(shù)據(jù)運算量。方位成像采用基于頻域快速相關(guān)算法。
[0052] 所述數(shù)據(jù)交換采用的是基于地址的數(shù)據(jù)交換，以地址來確定數(shù)據(jù)傳輸，從而實現(xiàn) 快速數(shù)據(jù)傳輸。
[0053] 盡管本發(fā)明的內(nèi)容已經(jīng)通過上述優(yōu)選實施例作了詳細介紹，但應(yīng)當認識到上述的 描述不應(yīng)被認為是對本發(fā)明的限制。在本領(lǐng)域技術(shù)人員閱讀了上述內(nèi)容后，對于本發(fā)明的 多種修改和替代都將是顯而易見的。因此，本發(fā)明的保護范圍應(yīng)由所附的權(quán)利要求來限定。
【權(quán)利要求】
1. 一種高分辨率ISAR實時成像系統(tǒng)，其特征在于，該高分辨率ISAR實時成像系統(tǒng)包 含： 射頻收發(fā)鏈路（101),主要完成ISAR成像所需射頻信號的產(chǎn)生、發(fā)射、接收及下變頻； 高速模數(shù)轉(zhuǎn)換器（104)，其輸入端電路連接所述的射頻收發(fā)鏈路（101)的輸出端，主要 完成對射頻收發(fā)鏈路輸出的中頻信號的采樣，實現(xiàn)模擬信號向數(shù)字信號的快速轉(zhuǎn)換； 數(shù)字信號成像處理電路（105)，其輸入端電路連接所述的高速模數(shù)轉(zhuǎn)換電路（104)的 輸出端，主要是對數(shù)字信號進行后期處理，獲得高分辨率的ISAR成像結(jié)果； 系統(tǒng)控制電路（103)，其分別雙向連接所述的射頻收發(fā)鏈路（101)、高速模數(shù)轉(zhuǎn)換器 (104) 和數(shù)字信號成像處理電路（105)，負責整個系統(tǒng)的控制和各電路之間的協(xié)調(diào)工作； ISAR實時成像顯示電路（102)，其輸入端電路連接所述的數(shù)字信號成像處理電路 (105) 的輸出端和系統(tǒng)控制電路（103)，主要是完成數(shù)字信號ISAR成像處理結(jié)果的實時顯 示； 所述的高速模數(shù)轉(zhuǎn)換器（104)包含N個并聯(lián)的低速模數(shù)轉(zhuǎn)換器（1041 )，N為任意自然 數(shù)； 所述的數(shù)字信號成像處理電路（105)包含： 數(shù)據(jù)吞吐電路（1055)，其輸入端電路連接所述的高速模數(shù)轉(zhuǎn)換器（104)的輸出端，緩 沖高速模數(shù)轉(zhuǎn)換器（104)輸入的數(shù)字信號； 數(shù)據(jù)合并轉(zhuǎn)換電路（1056)，其輸入端電路連接所述的數(shù)據(jù)吞吐電路（1055)的輸出端， 將緩沖的數(shù)字信號進行數(shù)據(jù)合并，將高速小位寬的數(shù)據(jù)轉(zhuǎn)化為低速大位寬的數(shù)據(jù)，用以降 低后級流水分布式成像處理單元和ISAR數(shù)據(jù)存儲單元的信號處理速度； ISAR數(shù)據(jù)存儲器（1051 )，其輸入端電路連接數(shù)據(jù)合并轉(zhuǎn)換電路（1056)的輸出端，存儲 合并后的數(shù)據(jù)； 流水分布式成像處理電路（1052)，其輸入端電路連接所述的數(shù)據(jù)合并轉(zhuǎn)換電路 (1056)的輸出端和ISAR數(shù)據(jù)存儲器（1051)的輸出端，按順序完成距離脈壓、包絡(luò)對齊、自 聚焦和方位成像； 成像輸出接口電路（1053)，其輸入端電路連接所述的流水分布式成像處理電路 (1052)的輸出端，對成像處理數(shù)據(jù)進行格式轉(zhuǎn)化后輸出； 成像處理控制電路（1054)，其電路連接所述的數(shù)據(jù)吞吐電路（1055)、數(shù)據(jù)合并轉(zhuǎn)換電 路（1056)、流水分布式成像處理電路（1052)和成像輸出接口電路（1053)，控制數(shù)字信號成 像處理電路（105)的工作。
2. 如權(quán)利要求1所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的射頻收發(fā)鏈 路（101)包含： 發(fā)射天線（1011); 接收天線（1012); 發(fā)射機（1013)，發(fā)射機（1013)的輸出端電路連接發(fā)射天線（1011)的輸入端，發(fā)射機 (1013) 與系統(tǒng)控制電路（103)雙向連接； 接收機（1014)，接收機（1014)的輸入端電路連接接收天線（1012)的輸出端，接收機 (1014) 的輸出端電路連接高速模數(shù)轉(zhuǎn)換器（104)的輸入端，接收機（1014)與系統(tǒng)控制電路 (103)雙向連接； 系統(tǒng)控制電路（103)發(fā)送控制信息給發(fā)射機（1013)，發(fā)射機（1013)將狀態(tài)反饋信息 傳輸給系統(tǒng)控制電路（103)，系統(tǒng)控制電路（103)發(fā)送控制信息給接收機（1014)，接收機 (1014)將狀態(tài)反饋信息傳輸給接收機（1014)，發(fā)射機（1013)產(chǎn)生超寬帶、線性調(diào)頻、脈沖 式的射頻信號輸出給發(fā)射天線（1011)，發(fā)射天線（1011)接收發(fā)射機（1013)產(chǎn)生的射頻信 號并發(fā)送出去，接收天線（1012)接收回波信號并傳輸給接收機（1014)，接收機（1014)對接 收到的回波信號進行相干處理，實現(xiàn)信號下變頻后傳輸給高速模數(shù)轉(zhuǎn)換器（104)。
3. 如權(quán)利要求2所述的高分辨率IS A R實時成像系統(tǒng)，其特征在于，射頻收發(fā)鏈路 (101)內(nèi)部的接收機（1014)輸出的中頻信號與高速模數(shù)轉(zhuǎn)換器（104)內(nèi)部的每個低速模數(shù) 轉(zhuǎn)換器（1041)的輸入端對應(yīng)相連接；接收機（1014)向高速模數(shù)轉(zhuǎn)換器（104)輸出中頻信 號，高速模數(shù)轉(zhuǎn)換器（104)對中頻信號進行采樣，轉(zhuǎn)換成數(shù)字信號，并將該數(shù)字信號輸出給 數(shù)字信號成像處理電路（105 )。
4. 如權(quán)利要求3所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的高速模數(shù)轉(zhuǎn) 換器（104)內(nèi)部N個低速模數(shù)轉(zhuǎn)換器（1041)采用的時鐘周期相同，且順序相鄰的兩個時鐘 之間的相位差均為2 π /N。
5. 如權(quán)利要求4所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的數(shù)據(jù)吞吐電 路（1055)包含N個先入先出堆棧（10551 )，所述的先入先出堆棧（10551)的數(shù)量與高速模 數(shù)轉(zhuǎn)換器（104)內(nèi)部的低速模數(shù)轉(zhuǎn)換器（1041)的數(shù)量相等，每個先入先出堆棧（10551)的 輸入端分別與高速模數(shù)轉(zhuǎn)換器（104)內(nèi)部的每個低速模數(shù)轉(zhuǎn)換器（1041)的輸出端相連接， 即完成對模數(shù)轉(zhuǎn)換采樣數(shù)據(jù)的緩沖，每個先入先出堆棧（10551)的輸出端與數(shù)據(jù)合并轉(zhuǎn)換 電路（1056)的輸入端相連接。
6. 如權(quán)利要求5所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的數(shù)據(jù)合并轉(zhuǎn) 換電路（1056)針對數(shù)據(jù)吞吐電路（1055)的N個通道數(shù)據(jù)，選擇對其中Μ個相鄰?fù)ǖ肋M行數(shù) 據(jù)合并，此時Μ個相鄰?fù)ǖ赖臄?shù)據(jù)組成為一個數(shù)組單元； 當Μ=Ν時，數(shù)據(jù)合并轉(zhuǎn)換電路（1056)對初始時刻前一級輸入的Ν個數(shù)據(jù)進行合并，依 次類推，對下一時刻的Ν個數(shù)據(jù)進行合并，所有的合并必須是按順序進行； 當Μ>Ν時，數(shù)據(jù)合并轉(zhuǎn)換電路（1056)對初始時刻前一級輸入的Ν個數(shù)據(jù)和下一時刻Ν 個數(shù)據(jù)中的前M-Ν個數(shù)據(jù)進行合并，剩余的2Ν-Μ個數(shù)據(jù)將與下個周期中的前2Μ-2Ν個數(shù)據(jù) 進行合并，組成Ν個數(shù)據(jù)，依次類推，所有的合并是按順序進行； 當Μ〈Ν時，數(shù)據(jù)合并轉(zhuǎn)換電路（1056)對初始時刻前一級輸入的Ν個數(shù)據(jù)中的前Μ個數(shù) 據(jù)進行合并，剩余的N-Μ個數(shù)據(jù)與下個周期中的前2Μ-Ν個數(shù)據(jù)進行合并，組成Ν個數(shù)據(jù)，依 次類推，所有的合并是按順序進行； 合并后的數(shù)據(jù)分別輸出到ISAR數(shù)據(jù)存儲器（1051)和流水分布式成像處理電路 (1052) 。
7. 如權(quán)利要求6所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的流水分布式 成像處理電路（1052)包含： ISAR成像處理電路（10524)，其電路連接所述的數(shù)據(jù)合并轉(zhuǎn)換電路（1056)的輸出端， 還連接ISAR數(shù)據(jù)存儲器（1051)，還分別與成像處理控制電路（1054)和成像輸出接口電路 (1053) 雙向連接，將大量的數(shù)據(jù)運算，發(fā)送給不同的信號處理模塊，并接收成像處理數(shù)據(jù)結(jié) 果； 若干信號處理模塊，每個信號處理模塊包含雙向電路連接的信號處理電路（10522)和 存儲電路（10521)，即可收可發(fā)數(shù)據(jù)，每個信號處理電路（10522)分別雙向電路連接所述 的ISAR成像處理電路（10524)，即可收可發(fā)數(shù)據(jù)，相鄰的信號處理模塊中的信號處理電 路（10522)之間雙向電路連接，即可收可發(fā)數(shù)據(jù)，該信號處理模塊對ISAR成像處理電路 (10524)發(fā)送的數(shù)據(jù)進行運算處理； 多通道數(shù)據(jù)任意互換電路（10523)，其雙向電路連接每個信號處理模塊中的信號處理 電路（10522)，即可收可發(fā)數(shù)據(jù)，實現(xiàn)任意兩個信號處理模塊之間的快速數(shù)據(jù)交換。
8. 如權(quán)利要求7所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的信號處理模 塊被劃分為三級流水線，第一級流水線包含一個信號處理模塊，第二級流水線包含a個信 號處理模塊，第三級流水線包含a個信號處理模塊，a為自然數(shù)。
9. 如權(quán)利要求8所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的流水分布式 成像處理電路的信號處理流程包含以下步驟： 步驟1、ISAR成像處理電路把待處理數(shù)據(jù)傳輸給第一級流水線上的信號處理模塊； 步驟2、第一級流水線上的信號處理模塊接收數(shù)據(jù)； 步驟3、第一級信號處理模塊根據(jù)精度的要求，擴展將要處理的數(shù)據(jù)位數(shù)，實現(xiàn)信號處 理數(shù)據(jù)精度的擴展； 步驟4、第一級信號處理模塊對數(shù)據(jù)進行距離脈壓運算，每處理一個單元數(shù)據(jù)記為1 組； 步驟5、第一級信號處理模塊判定累積的脈壓數(shù)量是否達到L組，L為自然數(shù)，如果達到 L組，則進行步驟6,否則繼續(xù)進行距離脈壓運算； 步驟6、第一級信號處理模塊將累積脈壓運算的L組數(shù)據(jù)分為a組，a為自然數(shù)，將a組 數(shù)據(jù)分別傳輸給第二級流水線上的a個信號處理模塊； 步驟7、第二級流水線上的信號處理模塊分別接收步驟6中的a組數(shù)據(jù)，對接收到的數(shù) 據(jù)進行處理； 步驟8、第二級流水線上的每個信號處理模塊查找接收到數(shù)據(jù)的最大位置； 步驟9、每個第二級信號處理模塊以最大數(shù)據(jù)為中心點，截取數(shù)據(jù)，完成包絡(luò)對齊； 步驟10、每個第二級信號處理模塊對包絡(luò)對齊后的距離像截?。? 步驟11、每個第二級信號處理模塊將截取后的數(shù)據(jù)進行矩陣轉(zhuǎn)秩； 步驟12、每個第二級信號處理模塊將處理好的數(shù)據(jù)發(fā)送到對應(yīng)的第三級信號處理模 塊； 步驟13、第三級流水線上的信號處理模塊分別接收步驟12中的a組數(shù)據(jù)，對接收到的 數(shù)據(jù)進行處理； 步驟14、每個第三級信號處理模塊對數(shù)據(jù)進行多特顯自聚焦； 步驟15、每個第三級信號處理模塊采用基于頻域快速相關(guān)算法對數(shù)據(jù)進行方位成像； 步驟16、每個第三級信號處理模塊對數(shù)據(jù)進行歸一化； 步驟17、每個第三級信號處理模塊對數(shù)據(jù)進一步矩陣轉(zhuǎn)秩； 步驟18、第三級流水線上的信號處理模塊將數(shù)據(jù)傳送回ISAR成像處理電路。
10. 如權(quán)利要求9所述的高分辨率ISAR實時成像系統(tǒng)，其特征在于，所述的多通道數(shù)據(jù) 任意互換電路（10523)采用基于地址的任意數(shù)據(jù)互換，多通道數(shù)據(jù)任意互換電路（10523) 包含狀態(tài)判斷模塊和若干個FIFO交換模塊，每一個FIFO交換模塊與每一個信號處理電路 連接，每個連接記為一個節(jié)點； 多通道數(shù)據(jù)任意互換電路（10523)的工作流程包含如下步驟： 步驟1、狀態(tài)判斷模塊持續(xù)對多通道數(shù)據(jù)任意互換電路內(nèi)部各個節(jié)點的FIFO交換模塊 進行判定，當發(fā)現(xiàn)某一個節(jié)點對應(yīng)的FIFO交換模塊有寫入數(shù)據(jù)請求時，將其地址讀出，進 行步驟2 ; 步驟2、狀態(tài)判斷模塊判斷讀出地址所指向的目標節(jié)點的FIFO交換模塊的讀出數(shù)據(jù)是 否空閑，如果空閑，則進行步驟3,否則進行步驟1 ; 步驟3、多通道數(shù)據(jù)任意互換電路在需要寫入數(shù)據(jù)的FIFO交換模塊和需要讀出數(shù)據(jù)的 FIFO交換模塊之間建立臨時轉(zhuǎn)輸路徑，將對應(yīng)的需要讀出數(shù)據(jù)的FIFO交換模塊狀態(tài)改為 忙，開始直接數(shù)據(jù)傳輸，把需要寫入數(shù)據(jù)的FIFO交換模塊狀態(tài)改為無請求進行步驟4 ; 步驟4、狀態(tài)判斷模塊判斷數(shù)據(jù)交換是否完成，如果完成，則停止傳輸數(shù)據(jù)，斷開臨時連 接，記需要讀出數(shù)據(jù)的FIFO交換模塊為空閑，返回步驟1。
【文檔編號】G01S13/90GK104122550SQ201410322492
【公開日】2014年10月29日 申請日期:2014年7月8日 優(yōu)先權(quán)日:2014年7月8日
【發(fā)明者】蔣俊 申請人:上海無線電設(shè)備研究所