實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開了一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，該系統(tǒng)包括DDC控制模塊、NCO模塊、A/D采樣模塊、混頻模塊以及濾波模塊，其中，DDC控制模塊，輸出雷達(dá)系統(tǒng)的工作頻點(diǎn)給所述NCO模塊，并控制整個(gè)DDC模塊的時(shí)序，A/D采樣模塊對雷達(dá)回波信號進(jìn)行量化，然后與NCO模塊輸出的本振信號進(jìn)行混頻，得到零中頻IQ兩路信號，最后經(jīng)濾波模塊濾波輸出符合要求的零中頻IQ兩路信號?，F(xiàn)有技術(shù)相比，本發(fā)明根據(jù)捷變頻米波雷達(dá)的工作頻點(diǎn)有限、不連續(xù)的特點(diǎn)，采用了與原NCO模塊的不同的實(shí)現(xiàn)方式，減少了FPGA的資源消耗，同時(shí)也能得到較高頻率分辨率的本振信號，較好的實(shí)現(xiàn)了捷變頻米波雷達(dá)的數(shù)字下變頻功能，頻率捷變，需要高質(zhì)量本振信號的需求。
【專利說明】實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及米波波段在雷達(dá)領(lǐng)域中的應(yīng)用，尤其涉及一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)。

【背景技術(shù)】
[0002]VHF雷達(dá)也稱米波雷達(dá)，其優(yōu)點(diǎn)是制造技術(shù)簡單，探測距離遠(yuǎn)，但也存在測量精度差、體積龐大等弱點(diǎn)。因此，從上世紀(jì)70年代開始，世界上大多數(shù)國家都淘汰了米波雷達(dá)。但近年來，隨著隱身技術(shù)的大量應(yīng)用以及雷達(dá)新技術(shù)的不斷發(fā)展，米波雷達(dá)在探測隱身飛行目標(biāo)和對抗反輻射導(dǎo)彈(ARM)方面所體現(xiàn)出的優(yōu)勢再次引起了雷達(dá)界的高度重視，世界各國把發(fā)展米波雷達(dá)放到雷達(dá)探測系統(tǒng)的重要位置。
[0003]但是，由于米波雷達(dá)在其工作帶寬內(nèi)，密集地?fù)頂D著很多工業(yè)干擾和其他商用無線電干擾，因此米波雷達(dá)在工作時(shí)經(jīng)常需要對工作環(huán)境的不同的工作頻點(diǎn)進(jìn)行測試或者根據(jù)抗干擾的需要，對工作頻點(diǎn)進(jìn)行切換。當(dāng)前米波雷達(dá)的信號處理主要依賴數(shù)字下變頻技術(shù)。經(jīng)典雷達(dá)的數(shù)字下變頻一般是先將射頻回波信號經(jīng)模擬下變頻至適當(dāng)中頻，然后在中頻用ADC數(shù)字化后輸出高頻數(shù)字中頻信號，再經(jīng)數(shù)字下變頻器(Digital DownConverter-DDC)的變頻、抽取和低通濾波處理之后變?yōu)榈退俾实睦走_(dá)回波信號。目前典型的雷達(dá)數(shù)字下變頻實(shí)現(xiàn)方式可以歸納為以下幾類:
[0004]1、采用專用的可編程DDC(Direct digital synthesizer,直接數(shù)據(jù)頻率合成器)
-H-* I I
心片；
[0005]2、采用通用DSP (Digital Signal Processing,數(shù)字信號處理)處理器,軟件實(shí)現(xiàn)數(shù)字下變頻；
[0006]3、采用FPGA (Field Programmable Gate Array,現(xiàn)場可編程門陣列)實(shí)現(xiàn)數(shù)字下變頻。
[0007]數(shù)字下變頻功能實(shí)現(xiàn)的關(guān)鍵在于NCO (Numerical Controlled Oscillator,數(shù)字控制振蕩器)的設(shè)計(jì)、濾波器的設(shè)計(jì)和選取，以及抽取參數(shù)的設(shè)定等。其中，NCO是實(shí)現(xiàn)數(shù)字下變頻的主要關(guān)鍵技術(shù)之一，其所產(chǎn)生的正交本振信號的純度也是影響數(shù)字下變頻性能的主要因素之一。
[0008]NCO的目標(biāo)就是產(chǎn)生一個(gè)理想的正弦或余弦序列，更確切地說就是產(chǎn)生一個(gè)頻率可控改變的正弦波樣本。
[0009]Sn (n) = cos (2 π fLOn/fs) (η = O、1、2….) (I)
[0010]式中，fL0為本地振蕩頻率；fs為DDC輸入信號的采樣頻率。
[0011]NCO產(chǎn)生正弦波樣本的有效方法就是采用查表法，即事先根據(jù)各個(gè)NCO正弦波相位計(jì)算好各個(gè)相位的正弦值，并按相位角度作為地址存儲該相位的正弦值數(shù)據(jù)。
[0012]在現(xiàn)有的典型的雷達(dá)數(shù)字下變頻實(shí)現(xiàn)方式中，專用DDC芯片價(jià)格昂貴，靈活性不強(qiáng)；通用DSP處理器實(shí)現(xiàn)數(shù)字下邊頻，由于DSP處理運(yùn)算能力的限制，一般需要高效算法以減小數(shù)字下變頻的運(yùn)算量，不同算法適用的場合不同。
[0013]近年來FPGA器件在邏輯規(guī)模和處理性能得到了前所未有的提高，F(xiàn)PGA的可編程性、靈活性和高集成度，在雷達(dá)數(shù)字下變頻領(lǐng)域得到了廣泛的應(yīng)用。目前，采用FPGA實(shí)現(xiàn)數(shù)字下變頻的過程中，NCO作為關(guān)鍵模塊之一，一般采用圖1所示的經(jīng)典的FPGA實(shí)現(xiàn)數(shù)字下變頻功能中的NCO實(shí)現(xiàn)框圖。在該NCO實(shí)現(xiàn)框圖中，本振信號的產(chǎn)生采用如圖2所示的ROM查表法，初始相位控制字用來設(shè)置本振信號的初相，相位步進(jìn)控制字用來設(shè)置本振信號的頻率。在系統(tǒng)時(shí)鐘的控制下，由相位累加器對輸入頻率字不斷累加，得到以該頻率字為步進(jìn)的數(shù)字相位，再通過相位相加模塊進(jìn)行初始相位偏移，得到要輸出的當(dāng)前相位，將該值作為取樣地址值送入幅度P相位轉(zhuǎn)換電路，查表獲得正余弦信號樣本。然而，在FPGA中采用該結(jié)構(gòu)實(shí)現(xiàn)NCO的缺點(diǎn)在于，輸出本振信號的頻率分辨率受到相位數(shù)據(jù)的位數(shù)和相位的正弦值數(shù)據(jù)的位數(shù)限制，提高NCO本振信號的頻率分辨率,必須增加相位數(shù)據(jù)的位數(shù)和相位的正弦值數(shù)據(jù)的位數(shù)，這會導(dǎo)致FPGA更多的資源消耗。


【發(fā)明內(nèi)容】

[0014]基于現(xiàn)有技術(shù)中存在的上述不足，本發(fā)明現(xiàn)提出一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)及對應(yīng)的方法，以解決原有的捷變頻米波雷達(dá)的工作頻點(diǎn)有限、不連續(xù)，且NCO模塊易導(dǎo)致FPGA產(chǎn)生較多的資源消耗等問題。
[0015]本發(fā)明所公開的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，包括DDC控制模塊、NCO模塊、A/D采樣模塊、混頻模塊以及濾波模塊，其中，
[0016]所述DDC控制模塊，與所述NCO模塊相耦接，用于輸出雷達(dá)系統(tǒng)的工作頻點(diǎn)給所述NCO模塊，并控制整個(gè)DDC模塊的時(shí)序；
[0017]所述NCO模塊，與所述DDC控制模塊和混頻模塊相耦接，其根據(jù)DDC控制模塊傳送的工作頻點(diǎn)循環(huán)產(chǎn)生相應(yīng)頻點(diǎn)的ROM數(shù)據(jù)的尋址地址，以形成某頻點(diǎn)的連續(xù)的正交本振信號;
[0018]所述A/D采樣模塊，與所述混頻模塊相耦接，其直接對接收機(jī)輸出的射頻回波信號進(jìn)行采樣，并將采樣得到的模擬信號轉(zhuǎn)換為數(shù)字信號后發(fā)送給混頻模塊；
[0019]所述混頻模塊，分別與所述NCO模塊、A/D采樣模塊以及濾波模塊相耦接，將采樣數(shù)據(jù)與NCO模塊的本振信號混頻得到零中頻的1、Q兩路信號輸出；
[0020]所述濾波模塊，與所述混頻模塊相耦接，降低從混頻模塊輸出的信號采樣率，使其輸出數(shù)據(jù)率較低的零中頻1、Q兩路信號。
[0021]優(yōu)選地，所述NCO模塊主要由地址產(chǎn)生器、正余弦查詢表及輸出寄存器三個(gè)單元組成，其中，
[0022]所述地址產(chǎn)生器，分別與所述DDC控制模塊及正余弦查詢表相耦接，根據(jù)工作頻點(diǎn)計(jì)算出正余弦表的查表所需的地址；
[0023]所述正余弦查找表，分別與所述地址產(chǎn)生器及輸出寄存器相耦接，根據(jù)地址產(chǎn)生器的輸出查表得到相應(yīng)載頻波形的輸出；
[0024]所述輸出寄存器，分別與所述正余弦查找表及混頻模塊相耦接，對載波信號緩存，同時(shí)輸出本振信號。
[0025]優(yōu)選地，采用所述正余弦查找表的查找方式為，將捷變頻米波雷達(dá)的有限的工作頻點(diǎn)的sin和cos波形采樣值事先計(jì)算出，并轉(zhuǎn)換為定點(diǎn)數(shù)據(jù)，根據(jù)工作頻點(diǎn)循環(huán)產(chǎn)生相應(yīng)頻點(diǎn)的1000個(gè)ROM數(shù)據(jù)的對應(yīng)尋址地址，并存入ROM存儲表中。
[0026]優(yōu)選地，所述濾波模塊包括CIC抽取濾波器和FIR低通濾波器，其中，
[0027]所述CIC抽取濾波器，分別與所述混頻模塊和FIR低通濾波器相耦接，用于將從1、Q兩路分出的采樣數(shù)據(jù)每隔M點(diǎn)進(jìn)行抽取以降低采樣率；
[0028]所述FIR低通濾波器，與所述CIC抽取濾波器相耦接，其對經(jīng)過CIC抽取濾波器處理后的采樣數(shù)據(jù)再次進(jìn)行低通濾波后輸出信號。
[0029]優(yōu)選地，所述系統(tǒng)工作頻點(diǎn)的個(gè)數(shù)和波形數(shù)據(jù)的位寬可調(diào)。
[0030]優(yōu)選地，所述CIC抽取濾波器對1、Q兩路分出的采樣數(shù)據(jù)每隔200點(diǎn)予以抽取。
[0031]與現(xiàn)有技術(shù)相比，本發(fā)明所提供的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，根據(jù)捷變頻米波雷達(dá)的工作頻點(diǎn)有限、不連續(xù)的特點(diǎn)，采用了與原NCO模塊的不同的實(shí)現(xiàn)方式，減少了 FPGA的資源消耗，同時(shí)也能得到較高頻率分辨率的本振信號，較好的實(shí)現(xiàn)了捷變頻米波雷達(dá)的數(shù)字下變頻功能，頻率捷變，需要高質(zhì)量本振信號的需求。

【專利附圖】

【附圖說明】
[0032]圖1是現(xiàn)有技術(shù)中采用的FPGA實(shí)現(xiàn)數(shù)字下變頻方案中的NCO實(shí)現(xiàn)框圖；
[0033]圖2是采用圖1所示的NCO模塊的ROM查詢表結(jié)構(gòu)示意圖；
[0034]圖3是本發(fā)明所述的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)；
[0035]圖4是圖3所述的NCO模塊的實(shí)現(xiàn)框圖；
[0036]圖5是圖4所述的正余弦查找表的ROM查詢表結(jié)構(gòu)；
[0037]圖6是本發(fā)明的NCO模塊的波形存儲器ROM查詢表數(shù)據(jù)生成的59.9M本振信號的示意圖。

【具體實(shí)施方式】
[0038]以下實(shí)施例僅用于更加清楚地說明本發(fā)明的技術(shù)方案，而不能以此來限制本發(fā)明的保護(hù)范圍。如在說明書及權(quán)利要求當(dāng)中使用了某些詞匯來指稱特定部件。本領(lǐng)域技術(shù)人員應(yīng)可理解，硬件制造商可能會用不同名詞來稱呼同一個(gè)部件。本說明書及權(quán)利要求并不以名稱的差異來作為區(qū)分部件的方式，而是以部件在功能上的差異來作為區(qū)分的準(zhǔn)則。說明書后續(xù)描述為實(shí)施本發(fā)明的較佳實(shí)施方式，然所述描述乃以說明本發(fā)明的一般原則為目的，并非用以限定本發(fā)明的范圍。本發(fā)明的保護(hù)范圍當(dāng)視所附權(quán)利要求所界定者為準(zhǔn)。
[0039]下面結(jié)合附圖和具體實(shí)施例對本發(fā)明做進(jìn)一步詳細(xì)說明。
[0040]如圖3所示，本發(fā)明提出的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，包括:DDC控制模塊10、NCO模塊20、A/D采樣模塊30、混頻模塊40以及濾波模塊50。其基本工作原理為:A/D采樣模塊30對雷達(dá)回波信號進(jìn)行量化，然后與NCO模塊20輸出的本振信號進(jìn)行混頻，得到零中頻IQ兩路信號，最后經(jīng)濾波模塊50濾波輸出符合要求的零中頻IQ兩路信號。
[0041]所述DDC控制模塊10，與所述NCO模塊20相耦接，用于輸出雷達(dá)系統(tǒng)的工作頻點(diǎn)給所述NCO模塊20，并控制整個(gè)模塊的時(shí)序。
[0042]DDC(Direct Digital Control,直接數(shù)字控制系統(tǒng))的工作原理為,計(jì)算機(jī)通過模擬量輸入通道(Al)和數(shù)字量(也可稱開關(guān)量)輸入通道(DI)采集實(shí)時(shí)數(shù)據(jù)，然后按照一定的規(guī)律進(jìn)行計(jì)算，最后發(fā)出控制信號，并通過模擬量輸出通道(AO)和開關(guān)量輸出通道(DO)直接控制設(shè)備的運(yùn)行。DDC系統(tǒng)是一個(gè)閉環(huán)控制系統(tǒng)，是計(jì)算機(jī)在工業(yè)生產(chǎn)過程中最普遍的一種應(yīng)用方式。
[0043]所述A/D采樣模塊30，與所述混頻模塊40相耦接，作為模擬信號的輸入端，其直接對接收機(jī)輸出的射頻回波信號進(jìn)行采樣，將采樣得到的模擬信號轉(zhuǎn)換為數(shù)字信號后發(fā)送給混頻模塊40。
[0044]捷變頻米波雷達(dá)系統(tǒng)的工作頻率范圍40?60Mhz，信號工作帶寬小于1M，A/D采樣率lOOMhz。工作頻點(diǎn)之間的步進(jìn)可以根據(jù)系統(tǒng)要求選擇不同大小的步進(jìn)，如10k或200k
坐寸ο
[0045]所述NCO模塊20，與所述DDC控制模塊10和混頻模塊40相耦接，其根據(jù)DDC控制系統(tǒng)輸出的雷達(dá)的工作頻點(diǎn)循環(huán)產(chǎn)生相應(yīng)頻點(diǎn)的ROM數(shù)據(jù)的尋址地址，以形成某頻點(diǎn)的連續(xù)的正交本振信號。數(shù)控振蕩器是正交數(shù)字混頻器的核心部分，作用是產(chǎn)生正交的時(shí)間離散和幅度離散的正弦和余弦樣本。它具有頻率分辨率高、頻率變化速度快、相位可連續(xù)線性變化和生成的正、余弦信號正交特性好等特點(diǎn)。而且NCO的相位、幅度均已數(shù)字化，可以直接進(jìn)行聞精度的數(shù)字調(diào)制解調(diào)。
[0046]具體來說，所述NCO模塊20，主要由地址產(chǎn)生器、正余弦查找表及輸出寄存器三個(gè)單元組成。
[0047]所述地址產(chǎn)生器，分別與所述DDC控制模塊10及正余弦查詢表相耦接，根據(jù)工作頻點(diǎn)計(jì)算出正余弦表的查表所需的地址。所述地址產(chǎn)生器是根據(jù)頻率控制字，計(jì)算出正余弦表的查表所需的地址，同時(shí)保證產(chǎn)生的正余弦波的相位保持連續(xù)。目前常見的NCO實(shí)現(xiàn)的方法目前主要有計(jì)算法、CORDIC (Coordinated RotAT1n Digital Computer)算法和查表法等。本發(fā)明采用最有效、最簡單的查表法，即事先根據(jù)各個(gè)NCO正弦波相位計(jì)算好相位的正弦值，并以相位角度作為地址把該相位的正弦值數(shù)據(jù)存儲在表中，然后通過相位累加產(chǎn)生地址信息讀取當(dāng)前時(shí)刻的相位值在表中對應(yīng)的正弦值，從而產(chǎn)生所需頻率的正弦波；同時(shí)由于正余弦波形的對稱性，只需要存儲部分?jǐn)?shù)據(jù)即可完成全相位的數(shù)值輸出。這種實(shí)現(xiàn)方法，設(shè)計(jì)簡單、運(yùn)算速度較高，可以很好的滿足在數(shù)字變頻、擴(kuò)頻、調(diào)制解調(diào)等多種場合的要求。
[0048]所述正余弦查找表，分別與所述地址產(chǎn)生器及輸出寄存器相耦接，根據(jù)地址產(chǎn)生器的輸出查表得到相應(yīng)載頻波形的輸出。
[0049]基于FPGA的NCO設(shè)計(jì)的一個(gè)關(guān)鍵就是波形存儲器ROM相位累加器的輸出地址作為ROM的地址輸入，在本發(fā)明中，采用所述正余弦查找表的查找方式為，將捷變頻米波雷達(dá)的有限的工作頻點(diǎn)的sin和cos波形采樣值事先計(jì)算出，并轉(zhuǎn)換為定點(diǎn)數(shù)據(jù)，根據(jù)工作頻點(diǎn)循環(huán)產(chǎn)生相應(yīng)頻點(diǎn)的1000個(gè)ROM數(shù)據(jù)的對應(yīng)尋址地址，并存入ROM中。具體請參照圖5，兩個(gè)ROM的數(shù)據(jù)存儲結(jié)構(gòu)采用圖5所示的結(jié)構(gòu)，對于提取的工作頻點(diǎn)1、工作頻點(diǎn)2至工作頻點(diǎn)N，對應(yīng)的查詢地址計(jì)算方式為N*1000+l，且連續(xù)。根據(jù)公式I知，fs為10Mhz時(shí)，最多只要1000個(gè)采樣點(diǎn)就能將某個(gè)工作頻點(diǎn)的sin或cos波形周期性的表示出來。例如，工作


59 9
頻點(diǎn)為 59.9Mhz 時(shí)，sm(2;rxixl00()) = sm(2;rx599) = sm(2;r)所以，將捷變頻米波雷達(dá)







O
的有限的工作頻點(diǎn)的sin和cos波形采樣值事先算好，并轉(zhuǎn)化為定點(diǎn)數(shù)據(jù)后存入圖4所示的ROM中，從而形成NCO的sin和cos的ROM波形采樣值查詢表，波形數(shù)據(jù)的寬度和系統(tǒng)具體工作頻點(diǎn)的個(gè)數(shù)可以根據(jù)系統(tǒng)需求靈活改變。圖6是用59.9Mhz的工作頻點(diǎn)的1000個(gè)sin波形存儲器ROM查詢表的數(shù)值做FFT (快速傅里葉變換)得到的本振信號頻域的圖形。
[0050]所述輸出寄存器，分別與所述正余弦查找表及混頻模塊40相耦接，對載波信號進(jìn)行緩存，同時(shí)輸出本振信號。通過改變頻率控制字、系統(tǒng)采樣頻率、存儲正余弦查找表的深度和存儲表的位寬，即可得到不同輸入頻率范圍的NC0。
[0051]在FPGA中用NCO實(shí)現(xiàn)各種調(diào)制信號的產(chǎn)生最主要的特點(diǎn)是設(shè)計(jì)靈活，同時(shí)具有精確度高、頻率高和穩(wěn)定性好等優(yōu)點(diǎn)。
[0052]所述混頻模塊40，分別與所述NCO模塊20、A/D采樣模塊30以及濾波模塊50相耦接，將采樣數(shù)據(jù)與NCO模塊20的本振信號混頻，然后得到零中頻的1、Q兩路信號輸出。
[0053]在正交數(shù)字混頻器中，采用數(shù)字頻率合成技術(shù)，可以將數(shù)字處理延續(xù)到正交調(diào)制之后或正交解調(diào)之前，濾波器和增益控制就可以用數(shù)字方法實(shí)現(xiàn)，1、Q兩路也就不會存在增益的不平衡，加上數(shù)控振蕩器(NCO)的低正交誤差，可以使系統(tǒng)誤差降低到數(shù)據(jù)的最低比特(LSB)的高精度范圍。
[0054]所述濾波模塊50，與所述混頻模塊40相耦接，降低從混頻模塊40輸出的信號采樣率，使其輸出數(shù)據(jù)率較低的零中頻1、Q兩路信號。
[0055]具體來說，所述濾波模塊50包括CIC抽取濾波器501和FIR低通濾波器502，其中，所述CIC抽取濾波器501，分別與所述混頻模塊40和FIR低通濾波器502相耦接，用于將從1、Q兩路分出的采樣數(shù)據(jù)每隔M點(diǎn)進(jìn)行抽取以降低采樣率；所述FIR低通濾波器502，與所述CIC抽取濾波器501相耦接，其對經(jīng)過CIC抽取濾波器501處理后的采樣數(shù)據(jù)再次進(jìn)行低通濾波后輸出信號。
[0056]CIC (cascade imtegrator comb,積分梳狀濾波器)，是一種高效的抽取濾波器,軟件無線電接收機(jī)中通過抽取(decimate)降低數(shù)據(jù)的采樣率，主要由工作在高抽樣率的級聯(lián)理想積分器和低抽樣率的級聯(lián)微分器組成。CIC濾波器無乘法器、無系數(shù)存儲器、中間暫存單元少、需要的外部控制和定時(shí)電路很少，廣泛應(yīng)用于軟件無線電接收機(jī)數(shù)字前端。
[0057]然而，采用單級的CIC濾波器的旁瓣電平是比較大的，阻帶衰減很差，很難直接滿足使用要求。為了增加阻帶衰減，通常采用多級CIC級聯(lián)的辦法。隨著阻帶衰減的增加，通帶內(nèi)的衰減也增大了，所以必須對通帶內(nèi)的衰減進(jìn)行補(bǔ)償。本發(fā)明為了克服級聯(lián)Cic濾波器的通帶下降，我們設(shè)置了一個(gè)FIR濾波器，它具有與CIC相逆的幅頻特性，將其與CIC濾波器級聯(lián)，這樣就可以得到比較平坦的通帶特性。FIR補(bǔ)償濾波器也可實(shí)現(xiàn)降采樣，通常其降采樣因數(shù)不大于2。CIC濾波器作為第一級濾波器，實(shí)現(xiàn)抽取、低通濾波；第二級則采用一般的FIR或者FIR實(shí)現(xiàn)的特殊濾波器(如半帶濾波器)，此時(shí)它們工作在較低的頻率下，且濾波器的參數(shù)得到了優(yōu)化，因此更容易以較低的階數(shù)實(shí)現(xiàn)，節(jié)省資源，降低功耗。
[0058]采用本發(fā)明所提供的實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)工作原理如下:
[0059]A/D采樣模塊30對雷達(dá)回波信號進(jìn)行量化，然后與NCO輸出的本振信號進(jìn)行混頻，得到零中頻IQ兩路信號；CIC濾波器對零中頻IQ兩路信號進(jìn)行大比率抽取；最后低通FIR輸出數(shù)據(jù)率更低的零中頻IQ兩路信號。捷變頻米波雷達(dá)系統(tǒng)的工作頻率范圍40?60Mhz。如圖3、圖5所示，A/D采樣模塊30以10Mhz的采樣頻率直接對接收機(jī)輸出的射頻回波信號進(jìn)行采樣。采樣數(shù)據(jù)與NCO模塊20本振信號混頻后輸出的零中頻IQ兩路信號的數(shù)據(jù)率依然高達(dá)lOOMhz。因此，為了降低數(shù)據(jù)率，采用兩級濾波。首先通過CIC對混頻之后的零中頻IQ兩路信號進(jìn)行200的抽取，然后再通過FIR實(shí)現(xiàn)低通濾波，濾除掉雜波和干擾信號，同時(shí)進(jìn)行2倍的抽取，最后輸出數(shù)據(jù)率較低的零中頻IQ兩路信號。數(shù)據(jù)抽取與濾波的具體實(shí)現(xiàn)直接采用FPGA芯片廠商提供的IP核，CIC和FIR的系數(shù)根據(jù)系統(tǒng)信號處理要求進(jìn)行設(shè)計(jì)并導(dǎo)入FPGA的IP核中。
[0060]與現(xiàn)有技術(shù)相比，本所述發(fā)明的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，針對捷變頻米波雷達(dá)的工作頻點(diǎn)有限，不連續(xù)的特點(diǎn)，采用了不同的NCO模塊的實(shí)現(xiàn)方式，減少了 FPGA的資源消耗，同時(shí)也能得到較高頻率分辨率的本振信號，滿足了捷變頻米波雷達(dá)在數(shù)字下變頻過程中，頻率捷變，需要高質(zhì)量本振信號的需求，本發(fā)明給出的一種基于FPGA的正交NCO設(shè)計(jì)方法，可以實(shí)現(xiàn)正交的、連續(xù)相位、高性能、高精度、可重利用的數(shù)控振蕩器，適合于多種應(yīng)用場景的片上系統(tǒng)的設(shè)計(jì)，且采用兩級濾波，能夠滿足輸出數(shù)據(jù)率較低的零中頻IQ兩路信號。
[0061]值得注意的是，以上所述僅為本發(fā)明的較佳實(shí)施例，并非因此限定本發(fā)明的專利保護(hù)范圍，本發(fā)明還可以對上述各種零部件的構(gòu)造進(jìn)行材料和結(jié)構(gòu)的改進(jìn)，或者是采用技術(shù)等同物進(jìn)行替換。故凡運(yùn)用本發(fā)明的說明書及圖示內(nèi)容所作的等效結(jié)構(gòu)變化，或直接或間接運(yùn)用于其他相關(guān)【技術(shù)領(lǐng)域】均同理皆包含于本發(fā)明所涵蓋的范圍內(nèi)。
【權(quán)利要求】
1.一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，其特征在于，包括DDC控制模塊、NCO模塊、A/D采樣模塊、混頻模塊以及濾波模塊，其中， 所述DDC控制模塊，與所述NCO模塊相耦接，用于輸出雷達(dá)系統(tǒng)的工作頻點(diǎn)給所述NCO模塊，并控制整個(gè)DDC模塊的時(shí)序； 所述NCO模塊，與所述DDC控制模塊和混頻模塊相耦接，其根據(jù)DDC控制模塊傳送的工作頻點(diǎn)循環(huán)產(chǎn)生相應(yīng)頻點(diǎn)的ROM數(shù)據(jù)的尋址地址，以形成某頻點(diǎn)的連續(xù)的正交本振信號；所述A/D采樣模塊，與所述混頻模塊相耦接，其直接對接收機(jī)輸出的射頻回波信號進(jìn)行采樣，并將采樣得到的模擬信號轉(zhuǎn)換為數(shù)字信號后發(fā)送給混頻模塊； 所述混頻模塊，分別與所述NCO模塊、A/D采樣模塊以及濾波模塊相耦接，將采樣數(shù)據(jù)與NCO模塊的本振信號混頻得到零中頻的1、Q兩路信號輸出； 所述濾波模塊，與所述混頻模塊相耦接，降低從混頻模塊輸出的信號采樣率，使其輸出數(shù)據(jù)率較低的零中頻1、Q兩路信號。
2.如權(quán)利要求1所述的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，其特征在于，所述NCO模塊主要由地址產(chǎn)生器、正余弦查詢表及輸出寄存器三個(gè)單元組成，其中， 所述地址產(chǎn)生器，分別與所述DDC控制模塊及正余弦查詢表相耦接，根據(jù)工作頻點(diǎn)計(jì)算出正余弦表的查表所需的地址； 所述正余弦查找表，分別與所述地址產(chǎn)生器及輸出寄存器相耦接，根據(jù)地址產(chǎn)生器的輸出查表得到相應(yīng)載頻波形的輸出； 所述輸出寄存器，分別與所述正余弦查找表及混頻模塊相耦接，對載波信號緩存，同時(shí)輸出本振信號。
3.如權(quán)利要求2所述的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，其特征在于，采用所述正余弦查找表的查找方式為，將捷變頻米波雷達(dá)的有限的工作頻點(diǎn)的sin和cos波形采樣值事先計(jì)算出，并轉(zhuǎn)換為定點(diǎn)數(shù)據(jù)，根據(jù)工作頻點(diǎn)循環(huán)產(chǎn)生相應(yīng)頻點(diǎn)的1000個(gè)ROM數(shù)據(jù)的對應(yīng)尋址地址，并存入ROM存儲表中。
4.如權(quán)利要求1所述的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，其特征在于，所述濾波模塊包括CIC抽取濾波器和FIR低通濾波器，其中， 所述CIC抽取濾波器，分別與所述混頻模塊和FIR低通濾波器相耦接，用于將從1、Q兩路分出的采樣數(shù)據(jù)每隔M點(diǎn)進(jìn)行抽取以降低采樣率； 所述FIR低通濾波器，與所述CIC抽取濾波器相耦接，其對經(jīng)過CIC抽取濾波器處理后的采樣數(shù)據(jù)再次進(jìn)行低通濾波后輸出信號。
5.如權(quán)利要求3所述的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻系統(tǒng)，其特征在于，所述系統(tǒng)工作頻點(diǎn)的個(gè)數(shù)和波形數(shù)據(jù)的位寬可調(diào)。
6.如權(quán)利要求4所述的一種實(shí)現(xiàn)捷變頻米波雷達(dá)的數(shù)字下變頻的系統(tǒng)，其特征在于，所述CIC抽取濾波器對1、Q兩路分出的采樣數(shù)據(jù)每隔200點(diǎn)予以抽取。
【文檔編號】G01S7/02GK104201991SQ201410458050
【公開日】2014年12月10日 申請日期:2014年9月10日 優(yōu)先權(quán)日:2014年9月10日
【發(fā)明者】吳志勇, 張容權(quán), 陳玉忠, 趙懷坤, 王盛鰲, 吳雪峰 申請人:四川九洲電器集團(tuán)有限責(zé)任公司