由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置制造方法
【專利摘要】本發(fā)明公開了一種由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，包括用于前端信號采集的FPGA硬件單元和用于后端數(shù)據(jù)處理的PowerPC微處理器，所述FPGA硬件單元和PowerPC微處理器通過總線相連；還包括分別與總線相連的SDRAM和FLASH；所述FPGA硬件單元的輸入端設(shè)置有1路同步脈沖信號接收接口、1路A/D采樣接口、2路并行FT3數(shù)據(jù)接收接口和2路并行光纖以太網(wǎng)數(shù)據(jù)接收接口。具有結(jié)構(gòu)簡單、制作方便、實用性強的優(yōu)點，可以消除現(xiàn)有技術(shù)中來自不同時鐘源因晶振誤差而導(dǎo)致的相位校驗誤差，保證響應(yīng)的一致性，以滿足智能變電站以及數(shù)字化變電站對于電氣量相位校核的高精度迫切要求。
【專利說明】由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種智能變電站以及數(shù)字化變電站使用的相位核準(zhǔn)裝置，特別是涉及一種由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，屬于電力系統(tǒng)智能變電站以及數(shù)字化變電站的檢測設(shè)備領(lǐng)域。

【背景技術(shù)】
[0002]智能變電站是智能電網(wǎng)建設(shè)中不可或缺的重要組成部分。目前，國內(nèi)智能變電站以及數(shù)字化變電站的發(fā)展進入了大范圍工程應(yīng)用階段。隨著電子式互感器、數(shù)字化采集單元、合并單元的大規(guī)模應(yīng)用，電氣設(shè)備之間的采樣信號由傳統(tǒng)的電纜模擬量傳輸方式轉(zhuǎn)變?yōu)榱斯饫w數(shù)字化傳輸方式。相應(yīng)地，對傳統(tǒng)變電站的電氣量校核技術(shù)也提出了新的要求。
[0003]相位儀是電力系統(tǒng)電能計量和繼電保護專業(yè)進行二次回路現(xiàn)場檢測的專業(yè)儀表，可用于檢測繼電保護各組CT間相位關(guān)系、判斷電氣接線方式是否正確等。傳統(tǒng)的相位儀直接接入模擬量電氣信號并實現(xiàn)相應(yīng)功能，對于智能變電站以及數(shù)字化變電站，數(shù)字化的采樣信號由光纖輸入至數(shù)字化相位儀，按照相應(yīng)的配置參數(shù)進行運算，完成電氣量校核工作。
[0004]目前國內(nèi)適用于智能變電站以及數(shù)字化變電站的相位校核設(shè)備主要有兩類。一類基于單一嵌入式處理器的硬件平臺架構(gòu)，只能完成以太網(wǎng)形式SMV報文的相位校驗，不具備對FT3和模擬參考源的相位校驗；一類基于FPGA和PowerPC雙處理器架構(gòu)，但是FPGA和PowerPC擁有各自的時鐘晶振源，兩者精度及響應(yīng)上的實時性差異會產(chǎn)生相位校驗誤差。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的主要目的在于，克服現(xiàn)有技術(shù)中的不足，提供一種由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，特別適用于滿足電力系統(tǒng)用戶對于智能變電站及數(shù)字化變電站電氣量檢測的需求。
[0006]本發(fā)明所要解決的技術(shù)問題是提供結(jié)構(gòu)簡單、制作方便、實用性強的由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，可以消除現(xiàn)有技術(shù)中來自不同時鐘源因晶振誤差而導(dǎo)致的相位校驗誤差，保證響應(yīng)的一致性，以滿足智能變電站以及數(shù)字化變電站對于電氣量相位校核的高精度迫切要求，且具有產(chǎn)業(yè)上的利用價值。
[0007]為了達到上述目的，本發(fā)明所采用的技術(shù)方案是:
一種由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，包括用于前端信號采集的FPGA硬件單元和用于后端數(shù)據(jù)處理的PowerPC微處理器,所述FPGA硬件單元和PowerPC微處理器通過總線相連；還包括分別與總線相連的SDRAM和FLASH ;所述FPGA硬件單元的輸入端設(shè)置有同步脈沖信號接收接口、A/D采樣接口、并行FT3數(shù)據(jù)接收接口和并行光纖以太網(wǎng)數(shù)據(jù)接收接口。
[0008]本發(fā)明進一步設(shè)置為:所述同步脈沖信號接收接口為I路；所述A/D采樣接口為I路；所述FT3數(shù)據(jù)接收接口為2路；所述光纖以太網(wǎng)數(shù)據(jù)接收接口為2路。
[0009]本發(fā)明更進一步設(shè)置為:所述PowerPC微處理器還與顯示器和鍵盤相連。
[0010]采用上述技術(shù)方案，通過FPGA硬件單元和PowerPC微處理器的雙處理器架構(gòu)，F(xiàn)PGA硬件單元用于前端信號采集，負責(zé)實現(xiàn)對參考源的A/D采樣、FT3數(shù)據(jù)接收、光纖以太網(wǎng)數(shù)據(jù)接收等PowerPC微處理器用于后端數(shù)據(jù)處理，負責(zé)文件系統(tǒng)管理、報文解析、軟件鎖相環(huán)報文消抖、插值同步、數(shù)據(jù)運算和人機交互處理等。所述FPGA硬件單元不僅完成模擬信號A/D采樣和FT3形式采樣值相位校驗，同時完成光纖以太網(wǎng)的數(shù)據(jù)接收，保證了各種形式的采樣值均由同一時鐘源標(biāo)記采樣時刻以及由同一硬件單元完成采樣值采集或接收。
[0011]與現(xiàn)有技術(shù)相比，本發(fā)明數(shù)字化相位核準(zhǔn)裝置具有的有益效果是:
1、由同一硬件單元完成參考源、核相源的采集或接收。所有形式的采樣值信號采集或接收均由具有并行處理能力的FPGA硬件單元完成，保證了不同形式、不同通道采樣值響應(yīng)的一致性。
[0012]2、由同一時鐘源標(biāo)記參考源、核相源的采樣時刻，消除了采樣時刻來自不同時鐘源因晶振誤差導(dǎo)致標(biāo)記的時間誤差。
[0013]3、采樣數(shù)據(jù)精確、實時。所有形式的采樣值信號采集或接收均由實時性強的FPGA硬件單元完成，最大限度保證了采樣數(shù)據(jù)的實時同步性能。
[0014]所以，該由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置能方便目前智能變電站以及數(shù)字化變電站的電氣量檢測及校核工作，大大提高智能變電站以及數(shù)字化變電站投運前的啟動調(diào)試速度。
[0015]上述內(nèi)容僅是本發(fā)明技術(shù)方案的概述，為了更清楚的了解本發(fā)明的技術(shù)手段，下面結(jié)合附圖對本發(fā)明作進一步的描述。

【專利附圖】

【附圖說明】
[0016]圖1為本發(fā)明由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置的結(jié)構(gòu)示意圖。

【具體實施方式】
[0017]下面結(jié)合說明書附圖，對本發(fā)明作進一步的說明。
[0018]如圖1所示，一種由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，包括用于前端信號采集的FPGA硬件單元和用于后端數(shù)據(jù)處理的PowerPC微處理器，所述FPGA硬件單元和PowerPC微處理器通過總線相連；還包括分別與總線相連的SDRAM和FLASH、與PowerPC微處理器相連的液晶顯示器IXD和鍵盤。
[0019]其中，所述FPGA硬件單元的輸入端設(shè)置有I路同步脈沖信號接收接口、I路A/D采樣接口、2路并行FT3數(shù)據(jù)接收接口和2路并行光纖以太網(wǎng)數(shù)據(jù)接收接口。
[0020]本數(shù)字化相位核準(zhǔn)裝置采用FPGA硬件單元和PowerPC微處理器的雙處理器架構(gòu)，F(xiàn)PGA硬件單元用于前端信號采集，PowerPC微處理器用于后端數(shù)據(jù)處理；改變現(xiàn)有技術(shù)中FPGA和PowerPC擁有各自時鐘晶振源的結(jié)構(gòu)形式，通過FPGA硬件單元不僅完成模擬信號A/D采樣和FT3形式采樣值相位校驗，同時完成光纖以太網(wǎng)的數(shù)據(jù)接收，保證各種形式的采樣值均由同一時鐘源標(biāo)記采樣時刻以及由同一硬件單元完成采樣值采集或接收，從而消除現(xiàn)有技術(shù)中來自不同時鐘源因晶振誤差而導(dǎo)致的相位校驗誤差，保證響應(yīng)的一致性，以滿足智能變電站以及數(shù)字化變電站對于電氣量相位校核的高精度迫切要求。
[0021]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容做出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何的簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，包括用于前端信號采集的FPGA硬件單元和用于后端數(shù)據(jù)處理的PowerPC微處理器，其特征在于:所述FPGA硬件單元和PowerPC微處理器通過總線相連；還包括分別與總線相連的SDRAM和FLASH ;所述FPGA硬件單元的輸入端設(shè)置有同步脈沖信號接收接口、A/D采樣接口、并行FT3數(shù)據(jù)接收接口和并行光纖以太網(wǎng)數(shù)據(jù)接收接口。
2.根據(jù)權(quán)利要求1所述的由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，其特征在于:所述同步脈沖信號接收接口為I路。
3.根據(jù)權(quán)利要求1所述的由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，其特征在于:所述A/D采樣接口為I路。
4.根據(jù)權(quán)利要求1所述的由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，其特征在于:所述FT3數(shù)據(jù)接收接口為2路。
5.根據(jù)權(quán)利要求1所述的由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，其特征在于:所述光纖以太網(wǎng)數(shù)據(jù)接收接口為2路。
6.根據(jù)權(quán)利要求1所述的由同一時鐘源標(biāo)定采樣時刻的數(shù)字化相位核準(zhǔn)裝置，其特征在于:所述PowerPC微處理器還與顯示器和鍵盤相連。
【文檔編號】G01R25/00GK104198814SQ201410459611
【公開日】2014年12月10日 申請日期:2014年9月11日 優(yōu)先權(quán)日:2014年9月11日
【發(fā)明者】張明福, 李少飛, 梅厚西, 金明栓, 李鶴, 耿振東, 任興強, 安寧, 王偉, 張占勝 申請人:國家電網(wǎng)公司, 國網(wǎng)安徽省電力公司宿州供電公司