檢測晶格位錯的方法
【專利摘要】本發(fā)明公開了一種檢測晶格位錯的方法，包含如下步驟：選取失效器件進行電學測試，多次掃描測量其電壓-電流曲線，觀察多次掃描得到的電壓-電流曲線有無逐漸變大或變小的情況；對失效器件進行烘烤，重新多次測量其電壓-電流曲線，觀察有無逐漸變大或變小的情況；對于確定電壓-電流曲線發(fā)生變化的器件，進行微光顯微鏡定位，進一步縮小位錯的范圍；將器件進行研磨，用聚焦離子束進行切割，物理解析制樣形成透射電子顯微鏡樣品；采用常規(guī)透射電子顯微鏡觀察方式進行位錯觀察，獲得位錯像。上述方法通過電學分析到物理分析的流程，分析位錯并找出位錯的位置，提高集成電路器件失效分析的效率，降低成本。
【專利說明】檢測晶格位錯的方法

【技術領域】
[0001]本發(fā)明涉及集成電路設計領域，特別是指一種集成電路失效分析中，檢測晶格位錯的方法。

【背景技術】
[0002]在集成電路芯片的制作過程中，由于溫度不均、晶格不匹配、摻雜、淀積等過程中出現(xiàn)的應力，導致在芯片內部出現(xiàn)位錯。所謂位錯，是指晶體材料的一種內部微觀缺陷，即原子的局部不規(guī)則排列(晶體學缺陷)。從幾何角度看，位錯屬于一種線缺陷，可視為晶體中已滑移部分與未滑移部分的分界線，其存在對材料的物理性能，尤其是力學性能，具有極大的影響。如圖1所示，為典型的位錯容易產生的位置，如淺槽隔離結構邊角局部應力形成的位錯、合金和硅之間形成的位錯、高能離子注入引起的晶格位錯、鈦/氮化鈦與硅接觸形成的位錯等。位錯同樣會引起電學失效，由于需要對器件失效的成因進行失效分析，很多時候很難預先知道是否是位錯導致，以及較難通過物理解析的方式找到位錯位置。


【發(fā)明內容】

[0003]本發(fā)明所要解決的技術問題在于提供一種檢測晶格位錯的方法，快速分析實效器件是否發(fā)生位錯，并找到發(fā)生位錯的位置。
[0004]為解決上述問題，本發(fā)明所述的檢測晶格位錯的方法，包含如下步驟:
[0005]第一步，選取失效器件進行電學測試，多次掃描測量其電壓-電流曲線，觀察多次掃描得到的電壓-電流曲線有無逐漸變大或變小的情況；
[0006]第二步，對失效器件進行烘烤，重新多次測量其電壓-電流曲線，觀察有無逐漸變大或變小的情況；
[0007]第三步，對于確定電壓-電流曲線發(fā)生變化的器件，進行微光顯微鏡定位，進一步縮小位錯的范圍；
[0008]第四步，將器件進行研磨，用聚焦離子束進行切割，物理解析制樣形成透射電子顯微鏡樣品；
[0009]第五步，采用普通透射電子顯微鏡觀察方式進行位錯觀察，獲得位錯像。
[0010]進一步地，所述第一步的失效器件，若為無法測量電壓-電流曲線的存儲管，則多次讀取存儲管的電流，對電流的變化進行檢測。
[0011]進一步地，所述第三步，若位錯的懷疑區(qū)域已經很小，則省略本步驟。
[0012]進一步地，所述第四步，研磨至器件的接觸孔，或者若為MOS器件則研磨至多晶硅柵；制作的樣品長度為10?20微米，厚度為200?300納米。
[0013]本發(fā)明所述的檢測晶格位錯的方法，通過上述幾個步驟，從電學分析到物理分析，判斷是否發(fā)生晶格位錯以及發(fā)生晶格位錯的位置，提高器件失效分析的效率。

【專利附圖】

【附圖說明】
[0014]圖1是容易發(fā)生位錯的位置示例。
[0015]圖2是多次掃描得到的電壓-電流曲線。
[0016]圖3是微光顯微鏡定位不意圖。
[0017]圖4是透射電鏡制樣示意圖。
[0018]圖5是找到位錯發(fā)生位置示意圖。
[0019]圖6是本發(fā)明檢測晶格位錯方法流程圖。

【具體實施方式】
[0020]本發(fā)明所述的檢測晶格位錯的方法，包含如下步驟:
[0021]第一步，選取失效器件進行電學測試，如MOS管、二極管、三極管、存儲管等。多次掃描測量其電壓-電流曲線。若為無法測量電壓-電流曲線的存儲管，則多次讀取存儲管的電流，對電流的變化進行檢測。觀察多次掃描得到的電壓-電流曲線(存儲管為電流曲線，下同)有無逐漸變大或變小的情況，如圖2所示的電壓-電流曲線，是以一個pLDMOS Idss失效分析為例，掃描多次測量得到的曲線均不同，發(fā)生了變化。
[0022]第二步，對失效器件進行烘烤，重新多次測量其電壓-電流曲線，觀察有無逐漸變大或變小的情況。本步驟的目的是為了排除氧化層陷阱所帶來的影響，因為氧化層缺陷也可能導致上述的電壓-電流曲線的變化，烘烤之后若器件或存儲管的曲線沒有惡化的跡象，則基本排除氧化層缺陷的干擾。
[0023]第三步，對于確定電壓-電流曲線發(fā)生變化的器件，進行微光顯微鏡定位，進一步縮小位錯的范圍，如圖3所示。如果懷疑區(qū)域已經足夠小，可省略本步驟，直接進入下一步。
[0024]第四步，將器件進行研磨，研磨至接觸孔(M0S管為多晶硅柵)，再用聚焦離子束進行切割，物理解析制樣形成透射電子顯微鏡樣品。如圖4所示，制作的樣品長度為10?20微米，厚度為200?300納米，厚度一般為普通樣品的一至兩倍。
[0025]第五步，采用常規(guī)透射電子顯微鏡觀察方式進行位錯觀察，獲得位錯像。如圖5所示，是通過前述步驟得到的PLDMOS的位錯像，找到了圖中虛線圈注處發(fā)生了位錯。
[0026]以上僅為本發(fā)明的優(yōu)選實施例，并不用于限定本發(fā)明。對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。
【權利要求】
1.一種檢測晶格位錯的方法，其特征在于:包含如下步驟: 第一步，選取失效器件進行電學測試，多次掃描測量其電壓-電流曲線，觀察多次掃描得到的電壓-電流曲線有無逐漸變大或變小的情況； 第二步，對失效器件進行烘烤，重新多次測量其電壓-電流曲線，觀察有無逐漸變大或變小的情況； 第三步，對于確定電壓-電流曲線發(fā)生變化的器件，進行微光顯微鏡定位，進一步縮小位錯的范圍； 第四步，將器件進行研磨，用聚焦離子束進行切割，物理解析制樣形成透射電子顯微鏡樣品； 第五步，采用透射電子顯微鏡觀察方式進行位錯觀察，獲得位錯像。
2.如權利要求1所述的檢測晶格位錯的方法，其特征在于:所述第一步的失效器件，若為無法測量電壓-電流曲線的存儲管，則多次讀取存儲管的電流，對電流的變化進行檢測。
3.如權利要求1所述的檢測晶格位錯的方法，其特征在于:所述第三步，若位錯的懷疑區(qū)域已經很小，則省略本步驟。
4.如權利要求1所述的檢測晶格位錯的方法，其特征在于:所述第四步，研磨至器件的接觸孔，若為MOS器件則研磨至多晶硅柵極；制作的樣品長度為10?20微米，厚度為200?300納米。
【文檔編號】G01R31/28GK104297667SQ201410483059
【公開日】2015年1月21日 申請日期:2014年9月19日 優(yōu)先權日:2014年9月19日
【發(fā)明者】馬香柏 申請人:上海華虹宏力半導體制造有限公司