一種低功耗單相智能電能表的制作方法
【專利摘要】本發(fā)明提供一種低功耗單相智能電能表，其其包括：電源電路、電壓采樣電路、電流采樣電路、計量芯片電路、存儲電路、控制電路、液晶顯示單元、紅外通信模塊、485通信模塊、載波通信模塊、ESAM安全模塊和微處理器；在其中使用了存儲芯片及磁耦隔離芯片ADUM1241。磁耦芯片最大耗電量為84mW，光耦耗電量最大200mW，能夠節(jié)電60％左右。該技術的應用降低電能表自身功耗及電池供電狀態(tài)下的功耗，解決電池欠壓的問題。
【專利說明】一種低功耗單相智能電能表

【技術領域】
[0001]本發(fā)明屬于電磁測量領域，具體涉及一種智能電能表，尤其是低功耗高穩(wěn)定性電能表。

【背景技術】
[0002]智能電能表對功耗的要求越來越嚴格，一方面要控制正常計量時電能表自身的功耗，另一方面在停電時，電能表要保證實時時鐘工作的功耗及液晶顯示的功耗。目前產(chǎn)品在低功耗技術上還不夠完善，普遍存在電池欠壓的現(xiàn)象。
[0003]例如中國專利第200510032688號申請中公開的一種用于采集片區(qū)內分散用戶電能表信息的網(wǎng)絡式電能表，其在于I)網(wǎng)絡式電能表是以微處理器為核心，由通信模塊、顯示模塊、人機接口模塊、數(shù)據(jù)處理模塊等組成的微計算機系統(tǒng)；2)網(wǎng)絡式電能表通過諸如以太網(wǎng)、CANBUS, PROFBUS或其它高速工業(yè)現(xiàn)場總線采集單用戶電能量計量裝置、多用戶電能量集中計量裝置或下級網(wǎng)絡式電表的電能量，存貯在數(shù)據(jù)處理模塊中，也可以通過有線或無線通信方式向上級集中裝置轉發(fā)；3)網(wǎng)絡式電能表可以根據(jù)具體實際應用的要求，設置或不設置就地顯示模塊，對于人工抄表的場合可以通過網(wǎng)絡式電表讀取其下級所有單個電能表的有功電度、無功電度量，也可以查看其下級電表的工作狀態(tài)信息；4)網(wǎng)絡式電能表可以為獨立的電能量查詢系統(tǒng)，也可依附于其他的電子裝置。


【發(fā)明內容】

[0004]為了解決上述技術問題，本發(fā)明提供一種低功耗單相智能電能表，其采用多種低功耗處理手段，降低電能表自身功耗及電池供電狀態(tài)下的功耗，解決電池欠壓的問題。
[0005]依據(jù)本發(fā)明的技術方案，提供一種低功耗單相智能電能表，其包括:電源電路、電壓采樣電路、電流采樣電路、計量芯片電路、存儲電路、控制電路、液晶顯示單元、紅外通信模塊、485通信模塊、載波通信模塊、ESAM安全模塊和微處理器；其中電源電路為各個模塊電路供電；電壓采樣電路和電流采樣電路輸入到計量芯片的采集端口 ；計量芯片用于電能的計量并通過SPI總線與微處理器通信；存儲電路通過I2C總線與微處理器通信，用于存儲電量等信息；微處理器根據(jù)用電量和繳費信息輸出拉合閘信號，驅動控制電路，控制用戶用電；液晶顯示單元顯示電量、功率、電壓、電流等信息；紅外通信模塊、485通信模塊、載波通信模塊均通過UART 口與微處理器通信；ESAM模塊增加了電能表的安全性，只有通過身份驗證才能改寫電能表數(shù)據(jù)。
[0006]其中，存儲電路使用存儲芯片，存儲芯片由微處理器I/O引腳供電，默認狀態(tài)下I/O管腳輸出低電平，存儲芯片不工作；只有需要存取數(shù)據(jù)時，微處理器才控制I/O管腳輸出高電平，為存儲芯片供電，存儲芯片通過I2C總線與微處理器交換數(shù)據(jù)；
[0007]進一步地，RS485、載波通信模塊均經(jīng)過磁耦隔離連接微處理器的UART 口。光敏電阻Rl —端接電源端、光敏電阻Rl的另一端連接電阻R2及微處理器的AD接口。電阻R2 —端接光敏電阻及微處理器的AD接口、電阻R2的另一端接地端。存儲芯片Ul的A0、Al、A2和VSS均接地端、存儲芯片Ul的VCC端口接微處理器的通用I/O接口 CPU_I/0端、存儲芯片Ul的WP端口接地端、存儲芯片Ul的SCL端口接微處理器的I2C接口 CPU_SCL端、存儲芯片Ul的SDA端口接接微處理器的I2C接口 CPU_SDA端。
[0008]更進一步地，電容Cl并聯(lián)在存儲芯片Ul的VCC端口與WP端口之間；電阻R2并聯(lián)在存儲芯片Ul的VCC端口與SCL端口之間；電阻R2并聯(lián)在存儲芯片Ul的VCC端口與SDA端口之間。磁藕隔離芯片U2的VIA/VOA端口接通信模塊的數(shù)據(jù)接收端RX、V1B端口接通信模塊的數(shù)據(jù)發(fā)送端TX、GNDl端接通信模塊電源地端、VOA/VIA端口接微處理器的數(shù)據(jù)發(fā)送到CPU_TX、VOB端口接微處理器的數(shù)據(jù)接收端CPU_RX、GND2端口接微處理器電源地端.
[0009]優(yōu)選地，電容C2和電阻R4均串聯(lián)在通信模塊電源端VCCM與磁藕隔離芯片U2的VDDl端口。電容C3和電阻R5均串聯(lián)在微處理器電源端VCC與磁藕隔離芯片U2的VDD2端
□ O
[0010]本發(fā)明的優(yōu)勢:1.電能表整體功耗低。2.用磁耦隔離芯片代替?zhèn)鹘y(tǒng)的光耦隔離芯片，設計了磁耦隔離電路。3.避免光線良好狀態(tài)下點亮液晶背光，設計了光敏電阻檢測電路。4.減少了 EEPROM芯片待機功耗。5.硬件設計模塊化、軟件設計標準化，嵌入式程序通用性增加便于產(chǎn)品升級和維護。本發(fā)明安全可靠，功耗低，經(jīng)濟及社會效益好。

【專利附圖】

【附圖說明】
[0011]圖1是低功耗單相智能電能表的結構框圖；
[0012]圖2是低功耗單相智能電能表的電路結構示意圖；
[0013]圖3是低功耗單相智能電能表的存儲芯片電路原理圖；
[0014]圖4是低功耗單相智能電能表的磁耦隔離電路原理圖；
[0015]圖5是低功耗單相智能電能表的程序流程圖；

【具體實施方式】
[0016]下面將結合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明的一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。另外地，不應當將本發(fā)明的保護范圍僅僅限制至下述具體結構或部件或具體參數(shù)。
[0017]在本發(fā)明的電能表中使用了磁耦，磁耦是一種數(shù)字隔離器，可替代光耦，并在速度、功耗、使用性能等各方面都優(yōu)于光耦。與光耦不同，磁耦是基于芯片級的變壓器隔離技術，沒有經(jīng)光耦的光電轉換過程，并且體積遠遠小于傳統(tǒng)的光電耦合器件，而且在低功耗方案中的優(yōu)勢更加明顯
[0018]以下結合附圖，通過實施例對本發(fā)明作進一步說明。
[0019]參考附圖1，具體給出了低功耗單相智能電能表的結構框圖，低功耗單相智能電能表包括:電源電路、電壓采樣電路、電流采樣電路、計量芯片電路、存儲電路、控制電路、液晶顯示單元、紅外通信模塊、485通信模塊、載波通信模塊、ESAM安全模塊和微處理器。電源電路為各個模塊電路供電；電壓采樣電路和電流采樣電路輸入到計量芯片的采集端口 ；計量芯片用于電能的計量并通過SPI總線與微處理器通信；存儲電路通過I2C總線與微處理器通信，用于存儲電量等信息；微處理器根據(jù)用電量和繳費信息輸出拉合閘信號，驅動控制電路，控制用戶用電；液晶顯示單元顯示電量、功率、電壓、電流等信息；紅外通信模塊、485通信模塊、載波通信模塊均通過UART 口與微處理器通信；ESAM模塊增加了電能表的安全性，只有通過身份驗證才能改寫電能表數(shù)據(jù)。
[0020]參考附圖2，進一步給出低功耗單相智能電能表的電路結構示意圖，存儲芯片由微處理器I/O引腳供電，默認狀態(tài)下，I/O管腳輸出低電平，存儲芯片不工作、不耗電，只有需要存取數(shù)據(jù)時，微處理器才控制I/o管腳輸出高電平，為存儲芯片供電，存儲芯片通過I2C總線與微處理器交換數(shù)據(jù)；RS485、載波等通信模塊均經(jīng)過磁耦隔離連接微處理器的UART口 ；光敏電阻Rl —端接電源端、光敏電阻Rl的另一端連接電阻R2及微處理器的AD接口 ；電阻R2 —端接光敏電阻及微處理器的AD接口、電阻R2的另一端接地端。
[0021]參考附圖3，進一步給出低功耗單相智能電能表的存儲芯片電路原理圖，存儲芯片Ul的A0、A1、A2和VSS均接地端、存儲芯片Ul的VCC端口接微處理器的通用I/O接口 CPU_I/O端、存儲芯片Ul的WP端口接地端、存儲芯片Ul的SCL端口接微處理器的I2C接口 CPU_SCL端、存儲芯片Ul的SDA端口接接微處理器的I2C接口 CPU_SDA端；電容Cl并聯(lián)在存儲芯片Ul的VCC端口與WP端口之間；電阻R2并聯(lián)在存儲芯片Ul的VCC端口與SCL端口之間；電阻R2并聯(lián)在存儲芯片Ul的VCC端口與SDA端口之間。
[0022]參考附圖4，進一步給出低功耗單相智能電能表的磁耦隔離電路原理圖，磁藕隔離芯片U2的VIA/VOA端口接通信模塊的數(shù)據(jù)接收端RX、VlB端口接通信模塊的數(shù)據(jù)發(fā)送端TX、GNDl端接通信模塊電源地端、VOA/VIA端口接微處理器的數(shù)據(jù)發(fā)送到CPU_TX、VOB端口接微處理器的數(shù)據(jù)接收端CPU_RX、GND2端口接微處理器電源地端；電容C2和電阻R4均串聯(lián)在通信模塊電源端VCCM與磁藕隔離芯片U2的VDDl端口；電容C3和電阻R5均串聯(lián)在微處理器電源端VCC與磁藕隔離芯片U2的VDD2端口。
[0023]參考附圖5，進一步給出低功耗單相智能電能表的工作流程圖。
[0024]使用光敏電阻監(jiān)測光亮情況，在光線暗的情況下，按下循顯按鍵可以點亮背光，在光照好的情況下，無論用戶是否按下按鍵，液晶背光均不亮，以達到節(jié)電效果。
[0025]步驟描述:
[0026]第一步，電能表加220V電壓上電后開始工作，完成參數(shù)初始化工作(上電初始化)。
[0027]第二步，判斷電能表是否掉電，電能表掉電后由電池供電，進入掉電數(shù)據(jù)處理子步驟，保存實時數(shù)據(jù)后進入低功耗工作模式。如果電能表未掉電，繼續(xù)計量電能。
[0028]第三步，判斷電能表是否需要存取數(shù)據(jù)，需要存取數(shù)據(jù)時，首先CPU控制I/O引腳輸出高電平，為EEPROM上電，然后完成存取數(shù)據(jù)、記錄事件操作。
[0029]第四步，判斷電能表周圍光線是否明亮，光線明亮則關閉背光；光線昏暗則繼續(xù)判斷是否循顯，循顯則點亮背光，否則關閉背光。
[0030]第四步，判斷是否需要通信，需要通信時，CPU依據(jù)遠程485、紅外或載波方式，分別選擇不同UART 口進行通信。
[0031]第五步，電能表完成其他程序，包括液晶顯示、驅動繼電器、ESAM安全認證、事件檢測與報警等。
[0032]第六步，結束。
[0033]本發(fā)明核心設計思想是:(I)存儲芯片由微處理器I/O管腳供電，默認狀態(tài)下，I/O管腳輸出低電平，存儲芯片不工作、不耗電，只有需要存取數(shù)據(jù)時，微處理器才控制I/O管腳輸出高電平，為存儲芯片供電，并通過I2C總線存取數(shù)據(jù)。這樣就能節(jié)省存儲芯片等待期間消耗的電能。(2)將光耦隔離芯片LTV816S替換為磁耦隔離芯片ADUM1241。光耦隔離就是采用光耦合器進行隔離，光耦合器的結構相當于把發(fā)光二極管和光敏管封裝在一起，發(fā)光二極管把輸入的電信號轉換為光信號傳給光敏管轉換為電信號輸出。磁隔離是基于芯片級變壓器的隔離技術，磁隔離具有功耗低、長壽命、高性能、高可靠性等優(yōu)點。磁耦芯片最大耗電量為84mW，光耦耗電量最大200mW，能夠節(jié)電60%左右。(3)將光敏電阻采樣信號輸入到微處理器A/D端口，監(jiān)測電能表使用環(huán)境的光照情況。在光照好的情況下，無論用戶是否按下按鍵，液晶背光均不亮，以達到節(jié)電效果。
[0034]以上所述，僅為本發(fā)明較佳的【具體實施方式】，但本發(fā)明的保護范圍并不局限于此，任何熟悉本【技術領域】的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。本領域普通的技術人員可以理解，在不背離所附權利要求定義的本發(fā)明的精神和范圍的情況下，可以在形式和細節(jié)中做出各種各樣的修改。
【權利要求】
1.一種低功耗單相智能電能表，其包括:電源電路、電壓采樣電路、電流采樣電路、計量芯片電路、存儲電路、控制電路、液晶顯示單元、紅外通信模塊、485通信模塊、載波通信模塊、ESAM安全模塊和微處理器； 其特征在于，電源電路為各個模塊電路供電；電壓采樣電路和電流采樣電路輸入到計量芯片的采集端口 ；計量芯片用于電能的計量并通過SPI總線與微處理器通信；存儲電路通過I2C總線與微處理器通信，用于存儲電量等信息；微處理器根據(jù)用電量和繳費信息輸出拉合閘信號，驅動控制電路，控制用戶用電；液晶顯示單元顯示電量、功率、電壓、電流等信息；紅外通信模塊、485通信模塊、載波通信模塊均通過UART 口與微處理器通信；ESAM模塊增加了電能表的安全性，只有通過身份驗證才能改寫電能表數(shù)據(jù)。
2.依據(jù)權利要求1所述的低功耗單相智能電能表，其特征在于，存儲電路使用存儲芯片，存儲芯片由微處理器I/O引腳供電，默認狀態(tài)下I/O管腳輸出低電平，存儲芯片不工作；只有需要存取數(shù)據(jù)時，微處理器才控制I/O管腳輸出高電平，為存儲芯片供電，存儲芯片通過I2C總線與微處理器交換數(shù)據(jù)。
3.依據(jù)權利要求2所述的低功耗單相智能電能表，其特征在于，RS485、載波通信模塊均經(jīng)過磁耦隔離連接微處理器的UART 口。
4.依據(jù)權利要求2所述的低功耗單相智能電能表，其特征在于，光敏電阻Rl—端接電源端、光敏電阻Rl的另一端連接電阻R2及微處理器的AD接口。
5.依據(jù)權利要求2所述的低功耗單相智能電能表，其特征在于，電阻R2—端接光敏電阻及微處理器的AD接口、電阻R2的另一端接地端。
6.依據(jù)權利要求1所述的低功耗單相智能電能表，其特征在于，存儲芯片Ul的A0、A1、A2和VSS均接地端、存儲芯片Ul的VCC端口接微處理器的通用I/O接口 CPU_I/0端、存儲芯片Ul的WP端口接地端、存儲芯片Ul的SCL端口接微處理器的I2C接口 CPU_SCL端、存儲芯片Ul的SDA端口接接微處理器的I2C接口 CPU_SDA端。
7.依據(jù)權利要求6所述的低功耗單相智能電能表，其特征在于，電容Cl并聯(lián)在存儲芯片Ul的VCC端口與WP端口之間；電阻R2并聯(lián)在存儲芯片Ul的VCC端口與SCL端口之間；電阻R2并聯(lián)在存儲芯片Ul的VCC端口與SDA端口之間。
8.依據(jù)權利要求1所述的低功耗單相智能電能表，其特征在于，磁藕隔離芯片U2的VIA/VOA端口接通信模塊的數(shù)據(jù)接收端RX、VlB端口接通信模塊的數(shù)據(jù)發(fā)送端TX、GNDl端接通信模塊電源地端、VOA/VIA端口接微處理器的數(shù)據(jù)發(fā)送到CPU_TX、VOB端口接微處理器的數(shù)據(jù)接收端CPU_RX、GND2端口接微處理器電源地端。
9.依據(jù)權利要求8所述的低功耗單相智能電能表，其特征在于，電容C2和電阻R4均串聯(lián)在通信模塊電源端VCCM與磁藕隔離芯片U2的VDDl端口。
10.依據(jù)權利要求8所述的低功耗單相智能電能表，其特征在于，電容C3和電阻R5均串聯(lián)在微處理器電源端VCC與磁藕隔離芯片U2的VDD2端口。
【文檔編號】G01R11/00GK104502649SQ201410848752
【公開日】2015年4月8日 申請日期:2014年12月29日 優(yōu)先權日:2014年12月29日
【發(fā)明者】李銀龍, 馬華, 李雙, 李寶英 申請人:李銀龍