一種電能計(jì)量芯片及智能電表卡隔離裝置制造方法
【專利摘要】本實(shí)用新型屬于電力領(lǐng)域，提供一種電能計(jì)量芯片及智能電表卡隔離裝置，包括計(jì)量電路、UART接口電路、控制和寄存器電路以及復(fù)位濾波電路；所述UART接口電路連接RX/RST_N端口和TX端口；所述復(fù)位濾波電路連接所述RX/RST_N端口，所述復(fù)位濾波電路根據(jù)所述RX/RST_N端口的輸入信號(hào)產(chǎn)生復(fù)位信號(hào)；所述計(jì)量電路的輸入端連接ADC輸入端口，輸出端連接電能脈沖輸出端口，所述控制和寄存器電路的輸入端與所述計(jì)量電路的輸出端、所述UART接口電路的輸出端以及所述復(fù)位濾波電路的輸出端連接。本實(shí)用新型通過(guò)將UART數(shù)據(jù)輸入端口和復(fù)位端口合并成一個(gè)端口，節(jié)省電能計(jì)量芯片的一個(gè)輸入引腳，方便減小封裝尺寸，并節(jié)約了制造成本。
【專利說(shuō)明】一種電能計(jì)量芯片及智能電表卡隔離裝置

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及電力領(lǐng)域，特別是涉及一種電能計(jì)量芯片及智能電表卡隔離裝置。

【背景技術(shù)】
[0002]智能電表的電能計(jì)量芯片通常以220V市電為參考地，在使用預(yù)付費(fèi)卡表時(shí)需要用戶進(jìn)行人工操作即將卡插入電表中進(jìn)行繳費(fèi)和查詢。因此為了安全起見(jiàn)，要求預(yù)付費(fèi)卡的地不能浮在220V上面，而是以大地為基準(zhǔn)地，所以卡和CPU模塊與計(jì)量芯片之間必須進(jìn)行隔離。圖1是目前主流的智能電表卡隔離裝置結(jié)構(gòu)示意圖，其中，包括計(jì)量系統(tǒng)、隔離系統(tǒng)、CPU模塊以及通信模塊，所述計(jì)量系統(tǒng)包括與變壓器101的初級(jí)繞組連接的第一整流穩(wěn)壓模塊102和與第一整流穩(wěn)壓模塊102的輸出端連接的計(jì)量芯片107，所述第一整流穩(wěn)壓模塊102直接從220V上取電供給計(jì)量芯片107，使計(jì)量芯片107完成電量的計(jì)量，并以220V為參考地；所述隔離系統(tǒng)包括將計(jì)量芯片107的地與CPU模塊114的地使光耦隔離，分別包括將RST_N復(fù)位輸入信號(hào)端口、UART總線端口(其中RX為計(jì)量芯片的UART數(shù)據(jù)輸入端口，TX為計(jì)量芯片的UART數(shù)據(jù)輸出端口)以及電能脈沖輸出信號(hào)端口與CPU模塊114進(jìn)行隔離的第一光耦103、第二光耦104、第三光耦105以及第四光耦106 ;所述CPU模塊114通過(guò)第三整流穩(wěn)壓模塊108與變壓器101相連，直接從220V取電，但是以大地作為參考，卡113與CPU模塊通過(guò)IS07816協(xié)議直接共地連接，可以滿足安全性需求；所述通信模塊110通過(guò)第二整流穩(wěn)壓模塊109與變壓器相連，用于與上位機(jī)進(jìn)行通信，由于要求4000V耐壓隔離，因此通信模塊110由一組獨(dú)立的變壓器繞組供電，所述通信模塊110需要與CPU模塊114使用第五光耦111和第六光耦112進(jìn)行隔離。
[0003]現(xiàn)有智能電表分離器件方案的卡隔離技術(shù)使用安全可靠，但是智能電表低成本方案是未來(lái)的發(fā)展趨勢(shì)，現(xiàn)有智能電表必須面臨降低成本的問(wèn)題?，F(xiàn)有智能電表分離器件方案的卡隔離方法有如下缺點(diǎn):其中的計(jì)量芯片封裝引腳較多，目前主流計(jì)量芯片封裝引腳為24pin，封裝成本高；由于計(jì)量芯片卡隔離時(shí)需要4個(gè)光耦，成本較高，并且光耦的功耗很大，不利于能源的節(jié)約利用。
實(shí)用新型內(nèi)容
[0004]本實(shí)用新型的目的在于提供一種電能計(jì)量芯片及智能電表卡隔離裝置，以解決現(xiàn)有技術(shù)中的電能計(jì)量芯片引腳過(guò)多以及使智能電表卡隔離裝置中光耦過(guò)多導(dǎo)致成本高的問(wèn)題。
[0005]本實(shí)用新型實(shí)施例提供一種電能計(jì)量芯片，包括計(jì)量電路、UART接口電路、控制和寄存器電路以及復(fù)位濾波電路；
[0006]所述UART接口電路連接RX/RST_N端口和TX端口，所述UART接口電路通過(guò)所述RX/RST_N端口接收數(shù)據(jù)，并通過(guò)所述TX端口發(fā)送數(shù)據(jù)；
[0007]所述復(fù)位濾波電路連接所述RX/RST_N端口，所述復(fù)位濾波電路根據(jù)所述RX/RST_N端口的輸入信號(hào)產(chǎn)生復(fù)位信號(hào)；
[0008]所述計(jì)量電路的輸入端連接ADC輸入端口，輸出端連接電能脈沖輸出端口，所述計(jì)量電路根據(jù)接收的電壓信號(hào)和電流信號(hào)輸出電能脈沖信號(hào)；
[0009]所述控制和寄存器電路的輸入端與所述計(jì)量電路的輸出端、所述UART接口電路的輸出端以及所述復(fù)位濾波電路的輸出端連接，所述控制和寄存器電路存儲(chǔ)數(shù)據(jù)信息并根據(jù)所述復(fù)位濾波電路的復(fù)位信號(hào)進(jìn)行復(fù)位。
[0010]所述電能計(jì)量芯片還包括時(shí)鐘控制電路,所述時(shí)鐘控制電路為所述計(jì)量電路、所述UART接口電路、所述控制和寄存器電路以及所述復(fù)位濾波電路提供時(shí)鐘。
[0011 ] 所述UART接口電路為9位異步通信接口電路。
[0012]所述復(fù)位濾波電路在輸入信號(hào)的低電平信號(hào)時(shí)間大于預(yù)設(shè)時(shí)間值時(shí)產(chǎn)生復(fù)位信號(hào)。
[0013]本實(shí)用新型實(shí)施例還提供一種包括上述的電能計(jì)量芯片的智能電表卡隔離裝置，還包括:變壓器、第一整流穩(wěn)壓模塊、第二整流穩(wěn)壓模塊、第三整流穩(wěn)壓模塊、第一光耦、第二光耦、第三光耦、CPU模塊以及通信模塊，所述變壓器的初級(jí)繞組連接所述第一整流穩(wěn)壓模塊的輸入端，所述第一整流穩(wěn)壓模塊的輸出端連接所述電能計(jì)量芯片的ADC輸入端，所述變壓器的次級(jí)繞組的第一輸出端連接所述第二整流穩(wěn)壓模塊的輸入端，所述第二整流穩(wěn)壓模塊的輸出端連接所述通信模塊的輸入端，所述變壓器的次級(jí)繞組的第二輸出端連接所述第三整流穩(wěn)壓模塊的輸入端，所述第三整流穩(wěn)壓模塊的輸出端連接所述CPU模塊的輸出端，所述通信模塊的輸入端連接所述CPU模塊的輸出端，所述CPU模塊的輸出端連接所述第一光耦的輸入端，所述第一光耦的輸出端連接所述電能計(jì)量芯片的RX/RST_N端口，所述電能計(jì)量芯片的TX端口連接所述第二光耦的輸入端，所述第二光耦的輸出端連接所述CPU模塊的輸入端，所述電能計(jì)量芯片的電能脈沖輸出端口連接所述第三光耦的輸入端，所述第三光耦的輸出端連接所述CPU模塊的輸入端。
[0014]所述智能電表卡隔離裝置還包括第四光耦和第五光耦，所述CPU模塊的輸出端連接所述第四光耦的輸入端和所述第五光耦的輸入端，所述第四光耦的輸出端和所述第五光耦的輸出端連接所述通信模塊的輸入端。
[0015]所述第一光耦、所述第二光耦、所述第三光耦、所述第四光耦以及所述第五光耦為低速光耦。
[0016]所述電能計(jì)量芯片為全定制集成電路或MCU芯片。
[0017]本實(shí)用新型一種電能計(jì)量芯片，通過(guò)將UART數(shù)據(jù)輸入端口和復(fù)位端口合并成一個(gè)端口，節(jié)省計(jì)量芯片的一個(gè)輸入引腳，方便減小封裝尺寸，并節(jié)約了制造成本；并且不影響UART接口電路通信功能，且復(fù)位信號(hào)輸入經(jīng)過(guò)數(shù)字濾波，提高芯片可靠性。

【專利附圖】

【附圖說(shuō)明】
[0018]為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0019]圖1是現(xiàn)有技術(shù)中一種智能電表卡隔離裝置的結(jié)構(gòu)示意圖；
[0020]圖2是本實(shí)用新型實(shí)施例提供的一種電能計(jì)量芯片的結(jié)構(gòu)示意圖；
[0021]圖3是本實(shí)用新型實(shí)施例提供的一種電能計(jì)量芯片中的UART接口電路接收的數(shù)據(jù)字節(jié)格式示意圖。
[0022]圖4是本實(shí)用新型實(shí)施例提供的一種電能計(jì)量芯片的工作方法流程圖；
[0023]圖5是本實(shí)用新型實(shí)施例提供的一種智能電表卡隔離裝置結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0024]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0025]為了說(shuō)明本實(shí)用新型所述的技術(shù)方案，下面通過(guò)具體實(shí)施例來(lái)進(jìn)行說(shuō)明。
[0026]本實(shí)用新型實(shí)施例一種電能計(jì)量芯片，請(qǐng)參閱圖2，包括計(jì)量電路302、UART接口電路304、控制和寄存器電路303以及復(fù)位濾波電路305 ；
[0027]UART接口電路304連接RX/RST_N端口和TX端口，UART接口電路304通過(guò)RX/RST_N端口接收數(shù)據(jù)，并通過(guò)TX端口發(fā)送數(shù)據(jù)；
[0028]復(fù)位濾波電路305連接RX/RST_N端口，復(fù)位濾波電路305根據(jù)RX/RST_N端口的輸入信號(hào)產(chǎn)生復(fù)位信號(hào)；
[0029]計(jì)量電路302的輸入端連接ADC輸入端口，輸出端連接電能脈沖輸出端口，計(jì)量電路302根據(jù)接收的電壓信號(hào)和電流信號(hào)輸出電能脈沖信號(hào)；
[0030]控制和寄存器電路303的輸入端與計(jì)量電路302的輸出端、UART接口電路304的輸出端以及復(fù)位濾波電路305的輸出端連接，控制和寄存器電路303存儲(chǔ)數(shù)據(jù)信息并根據(jù)復(fù)位濾波電路305的復(fù)位信號(hào)進(jìn)行復(fù)位。
[0031 ] 計(jì)量電路302根據(jù)接收到的電壓信號(hào)和電流信號(hào)，輸出電能脈沖信號(hào)。
[0032]其中，所述計(jì)量電路可以采用可編程器件等硬件設(shè)備實(shí)現(xiàn)，不計(jì)成本的話，還可以采用分立元件的方式實(shí)現(xiàn)。
[0033]控制和寄存器電路303用于控制計(jì)量芯片各模塊的工作模式，并提供各種參數(shù)寄存器和配置寄存器，以存儲(chǔ)信息數(shù)據(jù)。
[0034]其中，所述控制和寄存器電路可以采用單片機(jī)、CPLD或者FPGA等硬件設(shè)備，不計(jì)成本的話，還可以采用分立元件的方式實(shí)現(xiàn)，例如，其中的寄存器電路可以采用D觸發(fā)器實(shí)現(xiàn)。
[0035]UART接口電路304工作在從模式或者半雙工通訊，并符合標(biāo)準(zhǔn)UART協(xié)議。
[0036]UART接口電路304數(shù)據(jù)輸入端口在未通信情況下為高電平輸入，在進(jìn)行通信時(shí)只需保證復(fù)位濾波電路305設(shè)定的時(shí)間預(yù)設(shè)值大于UART接口電路304接收信號(hào)的最低波特率下正常通信時(shí)的最大低電平時(shí)間，即可保證UART接口電路304正常通信時(shí)的不產(chǎn)生復(fù)位；當(dāng)RX/RST_N輸入低電平的時(shí)間超過(guò)復(fù)位濾波電路305的時(shí)間預(yù)設(shè)值時(shí)，產(chǎn)生復(fù)位信號(hào)，復(fù)位發(fā)生時(shí)，寄存器恢復(fù)到復(fù)位初值，外部引腳電平恢復(fù)到初始狀態(tài)。
[0037]電能計(jì)量芯片還包括時(shí)鐘控制電路301，時(shí)鐘控制電路301為計(jì)量電路302、UART接口電路304、控制和寄存器電路303以及復(fù)位濾波電路305提供時(shí)鐘。
[0038]UART接口電路304為9位異步通信口，其發(fā)送和接收一個(gè)字節(jié)的信息由11位組成，請(qǐng)參閱圖3,即起始位(StartBit, O)、數(shù)據(jù)位(低位在先)、1位校驗(yàn)位(Parity Bit,第9數(shù)據(jù)位,可以為偶校驗(yàn)或奇校驗(yàn))和I位停止位(Stop Bit, I)。
[0039]復(fù)位濾波電路305設(shè)定的預(yù)設(shè)時(shí)間需保證UART接口電路304發(fā)送低電平時(shí)，不產(chǎn)生復(fù)位，而UART接口電路304發(fā)送低電平最長(zhǎng)時(shí)間為發(fā)送數(shù)據(jù)0x00時(shí)，低電平時(shí)間為10*T。因此，若UART接口電路304發(fā)送信號(hào)的最低波特率為x bps，則預(yù)設(shè)時(shí)間需滿足y>1000* (10/x) (ms)。為保證可靠性，y = 1000* (10/x) +z (ms)，其中z為預(yù)留時(shí)間，保證UART正常通信時(shí)，不會(huì)誤產(chǎn)生復(fù)位信號(hào)。
[0040]所述復(fù)位濾波電路可以通過(guò)比較器、D型正反器以及計(jì)時(shí)電路實(shí)現(xiàn)上述功能。
[0041]具體的，請(qǐng)參閱圖4，UART通信和復(fù)位的工作過(guò)程是:
[0042]步驟401，RX/RST_N端口是否檢測(cè)到低電平信號(hào)，當(dāng)RX/RST_N端口的信號(hào)為為高電平時(shí)，計(jì)量芯片的UART接口電路和復(fù)位濾波電路處于待機(jī)狀態(tài)，當(dāng)RX/RST_N端口的信號(hào)為為低電平時(shí)，進(jìn)入步驟402 ；
[0043]步驟402:當(dāng)RX/RST_N端口輸入的低電平時(shí)間小于復(fù)位預(yù)設(shè)時(shí)間時(shí)，不產(chǎn)生復(fù)位，進(jìn)入步驟404，UART接口電路進(jìn)行通信；當(dāng)RX/RST_N端口輸入的低電平時(shí)間大于復(fù)位預(yù)設(shè)時(shí)間時(shí)，進(jìn)入步驟403，產(chǎn)生復(fù)位信號(hào)，當(dāng)復(fù)位發(fā)生時(shí)，寄存器恢復(fù)到復(fù)位初值，外部引腳電平恢復(fù)到初始狀態(tài)。
[0044]本實(shí)用新型一種電能計(jì)量芯片，通過(guò)將UART數(shù)據(jù)輸入端口和復(fù)位端口合并成一個(gè)端口，節(jié)省計(jì)量芯片的一個(gè)輸入引腳，方便減小封裝尺寸，并節(jié)約了制造成本；并且不影響UART接口電路通信功能，且復(fù)位信號(hào)輸入經(jīng)過(guò)數(shù)字濾波，提高芯片可靠性。
[0045]本實(shí)用新型另一實(shí)施例還提供一種包括上述電能計(jì)量芯片的智能電表卡隔離裝置，請(qǐng)參閱圖5，還包括:變壓器201、第一整流穩(wěn)壓模塊202、第二整流穩(wěn)壓模塊207、第三整流穩(wěn)壓模塊208、第一光耦203、第二光耦204、第三光耦205、CPU模塊212以及通信模塊209，變壓器201的初級(jí)繞組連接第一整流穩(wěn)壓模塊202的輸入端，第一整流穩(wěn)壓模塊202的輸出端連接電能計(jì)量芯片206的ADC輸入端，變壓器201的次級(jí)繞組的第一輸出端連接第二整流穩(wěn)壓模塊207的輸入端，第二整流穩(wěn)壓模塊207的輸出端連接通信模塊209的輸入端，變壓器201的次級(jí)繞組的第二輸出端連接第三整流穩(wěn)壓模塊208的輸入端，第三整流穩(wěn)壓模塊208的輸出端連接CPU模塊212的輸出端，通信模塊209的輸入端連接CPU模塊212的輸出端，CPU模塊212的輸出端連接第一光耦203的輸入端，第一光耦203的輸出端連接電能計(jì)量芯片206的RX/RST_N端口，電能計(jì)量芯片206的TX端口連接第二光耦204的輸入端，第二光耦204的輸出端連接CPU模塊212的輸入端，電能計(jì)量芯片206的電能脈沖輸出端口連接第三光耦205的輸入端，第三光耦205的輸出端連接CPU模塊212的輸入端。
[0046]由于電能計(jì)量芯片206中將數(shù)據(jù)輸入RX端口和復(fù)位引腳RST_N端口合并成一個(gè)端口復(fù)用，因此，與現(xiàn)有技術(shù)相比，可以節(jié)省一個(gè)光耦。即RX/RST_N兩個(gè)引腳復(fù)用，使用I個(gè)光耦與CPU模塊212隔離，此外，TX端口和電能脈沖輸出端口分別用I個(gè)光耦與CPU模塊212隔離。
[0047]智能電表卡隔離裝置還包括第四光耦210和第五光耦211，CPU模塊212的輸出端連接第四光I禹210的輸入端和第五光I禹211的輸入端,第四光I禹210的輸出端和第五光率禹211的輸出端連接通信模塊209的輸入端。
[0048]第一光耦203、第二光耦204、第三光耦205、第四光耦210以及第五光耦211為低速光耦。
[0049]電能計(jì)量芯片206為全定制集成電路或MCU芯片。
[0050]本實(shí)用新型一種智能電表卡隔離裝置與現(xiàn)有技術(shù)相比，可以節(jié)省一個(gè)低速光耦，降低PCB板的布線難度，節(jié)約了整表的成本；在正常通信時(shí)，將CPU模塊的相應(yīng)輸出引腳配置為UART接口電路的功能與計(jì)量芯片通信；需要復(fù)位時(shí)，將CPU相應(yīng)輸出引腳配置為GP10，輸出大于電能計(jì)量芯片中復(fù)位濾波電路的預(yù)設(shè)時(shí)間的低電平，即完成一次復(fù)位，軟件操作簡(jiǎn)單，并且可靠性高，成本低。
[0051]對(duì)于本實(shí)用新型所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型構(gòu)思的前提下做出若干等同替代或明顯變型，而且性能或用途相同，都應(yīng)當(dāng)視為屬于本實(shí)用新型由所提交的權(quán)利要求書(shū)確定的專利保護(hù)范圍。
【權(quán)利要求】
1.一種電能計(jì)量芯片，其特征在于，包括計(jì)量電路、UART接口電路、控制和寄存器電路以及復(fù)位濾波電路； 所述UART接口電路連接RX/RST_N端口和TX端口，所述UART接口電路通過(guò)所述RX/RST_N端口接收數(shù)據(jù)，并通過(guò)所述TX端口發(fā)送數(shù)據(jù)； 所述復(fù)位濾波電路連接所述RX/RST_N端口，所述復(fù)位濾波電路根據(jù)所述RX/RST_N端口的輸入信號(hào)產(chǎn)生復(fù)位信號(hào)； 所述計(jì)量電路的輸入端連接ADC輸入端口，輸出端連接電能脈沖輸出端口，所述計(jì)量電路根據(jù)接收的電壓信號(hào)和電流信號(hào)輸出電能脈沖信號(hào)； 所述控制和寄存器電路的輸入端與所述計(jì)量電路的輸出端、所述UART接口電路的輸出端以及所述復(fù)位濾波電路的輸出端連接，所述控制和寄存器電路存儲(chǔ)數(shù)據(jù)信息并根據(jù)所述復(fù)位濾波電路的復(fù)位信號(hào)進(jìn)行復(fù)位。
2.如權(quán)利要求1所述的電能計(jì)量芯片，其特征在于，還包括時(shí)鐘控制電路，所述時(shí)鐘控制電路為所述計(jì)量電路、所述UART接口電路、所述控制和寄存器電路以及所述復(fù)位濾波電路提供時(shí)鐘。
3.如權(quán)利要求1所述的電能計(jì)量芯片，其特征在于，所述UART接口電路為9位異步通信接口電路。
4.如權(quán)利要求1所述的電能計(jì)量芯片，其特征在于，所述復(fù)位濾波電路在輸入信號(hào)的低電平信號(hào)時(shí)間大于預(yù)設(shè)時(shí)間值時(shí)產(chǎn)生復(fù)位信號(hào)。
5.一種包括如權(quán)利要求1所述的電能計(jì)量芯片的智能電表卡隔離裝置，其特征在于，還包括:變壓器、第一整流穩(wěn)壓模塊、第二整流穩(wěn)壓模塊、第三整流穩(wěn)壓模塊、第一光耦、第二光耦、第三光耦、CPU模塊以及通信模塊，所述變壓器的初級(jí)繞組連接所述第一整流穩(wěn)壓模塊的輸入端，所述第一整流穩(wěn)壓模塊的輸出端連接所述電能計(jì)量芯片的ADC輸入端，所述變壓器的次級(jí)繞組的第一輸出端連接所述第二整流穩(wěn)壓模塊的輸入端，所述第二整流穩(wěn)壓模塊的輸出端連接所述通信模塊的輸入端，所述變壓器的次級(jí)繞組的第二輸出端連接所述第三整流穩(wěn)壓模塊的輸入端，所述第三整流穩(wěn)壓模塊的輸出端連接所述CPU模塊的輸出端，所述通信模塊的輸入端連接所述CPU模塊的輸出端，所述CPU模塊的輸出端連接所述第一光耦的輸入端，所述第一光耦的輸出端連接所述電能計(jì)量芯片的RX/RST_N端口，所述電能計(jì)量芯片的TX端口連接所述第二光耦的輸入端，所述第二光耦的輸出端連接所述CPU模塊的輸入端，所述電能計(jì)量芯片的電能脈沖輸出端口連接所述第三光耦的輸入端，所述第三光耦的輸出端連接所述CPU模塊的輸入端。
6.如權(quán)利要求5所述的智能電表卡隔離裝置，其特征在于，還包括第四光耦和第五光耦，所述CPU模塊的輸出端連接所述第四光耦的輸入端和所述第五光耦的輸入端，所述第四光耦的輸出端和所述第五光耦的輸出端連接所述通信模塊的輸入端。
7.如權(quán)利要求6所述的智能電表卡隔離裝置，其特征在于，所述第一光耦、所述第二光耦、所述第三光耦、所述第四光耦以及所述第五光耦為低速光耦。
8.如權(quán)利要求5所述的智能電表卡隔離裝置，其特征在于，所述電能計(jì)量芯片為全定制集成電路或MCU芯片。
【文檔編號(hào)】G01R22/10GK203929881SQ201420202505
【公開(kāi)日】2014年11月5日 申請(qǐng)日期:2014年4月23日 優(yōu)先權(quán)日:2014年4月23日
【發(fā)明者】趙琮, 吳明劍 申請(qǐng)人:深圳市銳能微科技有限公司