一種基于fpga的土壤濕度檢測(cè)系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型提供了一種基于FPGA的土壤濕度檢測(cè)系統(tǒng)，包括FPGA最小系統(tǒng)，F(xiàn)PGA最小系統(tǒng)分別與A/D轉(zhuǎn)換電路、復(fù)位電路、晶振電路、電源電路和顯示電路相連接，A/D轉(zhuǎn)換電路與土壤濕度傳感器電路相連接，電源電路還分別與土壤濕度傳感器電路、A/D轉(zhuǎn)換電路、FPGA最小系統(tǒng)、晶振電路和顯示電路相連接。該檢測(cè)系統(tǒng)能夠快速、直觀、準(zhǔn)確的測(cè)量土壤濕度并顯示，為廣大勞作人民種植農(nóng)作物提供數(shù)學(xué)依據(jù)，給解決“三農(nóng)”問題提供數(shù)值依據(jù)，具有檢測(cè)效率和檢測(cè)精度高，系統(tǒng)誤差小的特點(diǎn)。
【專利說明】-種基于FPGA的土壤濕度檢測(cè)系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本實(shí)用新型屬于農(nóng)業(yè)、電子技術(shù)和自動(dòng)控制【技術(shù)領(lǐng)域】，涉及一種用于檢測(cè)土壤濕 度的系統(tǒng)，特別涉及一種基于FPGA的土壤濕度檢測(cè)系統(tǒng)。

【背景技術(shù)】
[0002] 土壤濕度表示一定深度土層的土壤干濕程度的物理量，又稱之為土壤水分含量。 土壤濕度決定農(nóng)作物的水分供應(yīng)狀況。土壤濕度過低，形成土壤干旱，光合作用不能正常進(jìn) 行，降低作物的產(chǎn)量和品質(zhì)，嚴(yán)重缺水導(dǎo)致作物凋萎和死亡。土壤濕度過高，導(dǎo)致土壤通氣 性較差，影響土壤微生物的活動(dòng)，使作物根系的呼吸、生長(zhǎng)等生命活動(dòng)受到阻礙，從而影響 作物地上部分的正常生長(zhǎng)，造成徒長(zhǎng)、倒伏、病害滋生等。土壤水分的多少還影響田間耕作 措施和播種質(zhì)量，并影響土壤溫度的高低。所以，及時(shí)準(zhǔn)確的檢測(cè)到土壤水分含量至關(guān)重 要。一般的檢測(cè)方法有：重量電阻法、中子法等，存在耗費(fèi)過多人力和財(cái)力，檢測(cè)周期較長(zhǎng)、 誤差較大等問題。


【發(fā)明內(nèi)容】

[0003] 本實(shí)用新型的目的是提供一種檢測(cè)周期短，精度較高的基于FPGA的土壤濕度檢 測(cè)系統(tǒng)，節(jié)省人力物力。
[0004] 為實(shí)現(xiàn)上述目的，本實(shí)用新型所采用的技術(shù)方案是：一種基于FPGA的土壤濕度檢 測(cè)系統(tǒng)，包括FPGA最小系統(tǒng)，F(xiàn)PGA最小系統(tǒng)分別與A/D轉(zhuǎn)換電路、復(fù)位電路、晶振電路、電 源電路和顯示電路相連接，A/D轉(zhuǎn)換電路與土壤濕度傳感器電路相連接，電源電路還分別與 土壤濕度傳感器電路、A/D轉(zhuǎn)換電路、FPGA最小系統(tǒng)、晶振電路和顯示電路相連接。
[0005] 本實(shí)用新型檢測(cè)系統(tǒng)以FPGA最小系統(tǒng)為主處理器，通過采集土壤濕度數(shù)值，能夠 快速、直觀、準(zhǔn)確的測(cè)量土壤濕度并顯示，實(shí)現(xiàn)對(duì)土壤濕度快速、準(zhǔn)確、直觀的檢測(cè)，為廣大 勞作人民種植農(nóng)作物提供數(shù)學(xué)依據(jù)，給解決"三農(nóng)"問題提供數(shù)值依據(jù)。具有電路結(jié)構(gòu)簡(jiǎn)單、 檢測(cè)效率和檢測(cè)精度高，性能穩(wěn)定可靠，誤差小的特點(diǎn)。
[0006] 本檢測(cè)系統(tǒng)相比于現(xiàn)有的土壤濕度檢測(cè)系統(tǒng)的優(yōu)點(diǎn)：運(yùn)行速度快；抗干擾性好； 工作電源電壓范圍寬，單電源、雙電源均可工作，單電源：2?36V，雙電源：±1?±18V; 消耗電流小，ICC=0. 8mA;輸入失調(diào)電壓小，VI0=±2mV;共模輸入電壓范圍寬，VIC=0? 乂0：-1.5￥;輸出與1'11，011，1?)5,01?)3等兼容。在同一時(shí)間，分別用現(xiàn)有的檢測(cè)系統(tǒng)和實(shí) 用新型檢測(cè)系統(tǒng)對(duì)同一片土壤進(jìn)行濕度檢測(cè)：用現(xiàn)有的檢測(cè)系統(tǒng)檢測(cè)十次，檢測(cè)到的該片 土壤的濕度值依次為：3· 12%、3·08%、3· 11%、3·07%、3· 15%、3·08%、3· 15%、3·01%、3· 14% 和 3. 09%，平均值為3. 10% ;用本實(shí)用新型檢測(cè)系統(tǒng)檢測(cè)十次，檢測(cè)到的該片土壤的濕度值依 次為：2· 73%、2. 70%、2. 71%、2. 70%、2. 73%、2. 72%、2. 70%、2. 71%、2. 70% 和 2. 71%，平均值為 2. 71% ;而同一時(shí)間該片土壤濕度的官方數(shù)據(jù)為2. 69%。故而本實(shí)用新型檢測(cè)系統(tǒng)的檢測(cè)精 度高。

【專利附圖】

【附圖說明】
[0007] 圖1是本實(shí)用新型檢測(cè)系統(tǒng)的結(jié)構(gòu)示意圖。
[0008] 圖2是本實(shí)用新型檢測(cè)系統(tǒng)中土壤濕度傳感器電路的示意圖。
[0009] 圖3是本實(shí)用新型檢測(cè)系統(tǒng)中A/D轉(zhuǎn)換電路的示意圖。
[0010] 圖4是本實(shí)用新型檢測(cè)系統(tǒng)中晶振電路的示意圖。
[0011] 圖5是本實(shí)用新型檢測(cè)系統(tǒng)中顯示電路的示意圖。
[0012] 圖6是本實(shí)用新型檢測(cè)系統(tǒng)中復(fù)位電路的示意圖。
[0013] 圖7是本實(shí)用新型檢測(cè)系統(tǒng)中電源電路的示意圖。
[0014] 圖8是本實(shí)用新型檢測(cè)系統(tǒng)中FPGA最小系統(tǒng)的不意圖。
[0015] 圖9是本實(shí)用新型檢測(cè)系統(tǒng)的流程圖。
[0016] 圖1中：1. 土壤濕度傳感器電路，2. A/D轉(zhuǎn)換電路，3.復(fù)位電路，4. FPGA最小系統(tǒng)， 5.電源電路，6.晶振電路，7.顯不電路。

【具體實(shí)施方式】
[0017] 下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型進(jìn)行詳細(xì)說明。
[0018] 如圖1所示，本實(shí)用新型土壤濕度檢測(cè)系統(tǒng)，包括電源電路5和FPGA最小系統(tǒng)4， FPGA最小系統(tǒng)4分別與A/D轉(zhuǎn)換電路2、復(fù)位電路3、晶振電路6和顯示電路7相連接，A/D 轉(zhuǎn)換電路2與土壤濕度傳感器電路1相連接，電源電路5分別與土壤濕度傳感器電路1、A/ D轉(zhuǎn)換電路2、FPGA最小系統(tǒng)4、晶振電路6和顯示電路7相連接。
[0019] 如圖2,本實(shí)用新型檢測(cè)系統(tǒng)中的土壤濕度傳感器電路1，包括第一芯片U1，第一 芯片U1采用LM393雙電壓比較器芯片。第一芯片U1的第1引腳與A/D轉(zhuǎn)換電路2相連接， 第一芯片U1的第3引腳分別與第一電容C1的一端、第一電阻R1的一端以及土壤濕度傳感 器檢測(cè)探頭接頭J1的第1接口相連接，第一電阻R1的另一端與電源電路5相連接；第一電 容C1的另一端、第一芯片U1的第4引腳以及土壤濕度傳感器檢測(cè)探頭接頭J1的第2接口 均接地；第一芯片U1的第8引腳分別與第二電容C2的一端和電源電路5相連接，第二電容 C2的另一端接地。
[0020] 土壤濕度傳感器采用土壤溫濕度傳感器YL-69。
[0021] 如圖3所示，本實(shí)用新型檢測(cè)系統(tǒng)中的A/D轉(zhuǎn)換電路2,包括第二芯片U2,第二芯 片U2采用美國(guó)國(guó)家半導(dǎo)體公司生產(chǎn)的CMOS工藝8通道、8位逐次逼近式A/D模數(shù)轉(zhuǎn)換器 ADC0809,其內(nèi)部有一個(gè)8通道多路開關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號(hào)，只選通8路 模擬輸入信號(hào)中的一個(gè)進(jìn)行A/D轉(zhuǎn)換。第二芯片U2的第11引腳接+5V電源，第二芯片U2 的第12引腳、第三電容C3的一端和第四電容C4的一端相連接，其接點(diǎn)與電源電路5相連 接，第三電容C3的另一端和第四電容C4的另一端分別與第二芯片U2的第16引腳相連接； 第二芯片U2的第13引腳、第23引腳、第24引腳和第25引腳均接地；第二芯片U2的第26 引腳與第一芯片U1的第1引腳相連接；第二芯片U2與FPGA最小系統(tǒng)4相連接。
[0022] 本實(shí)用新型檢測(cè)系統(tǒng)中的晶振電路6采用50MHz和4. 096MHz有源晶振的雙時(shí)鐘 模式，如圖4所示，圖中的第三芯片U3為4. 096MHz有源晶振，第四芯片U4為50MHz有源晶 振。第三芯片U3的第2引腳和第四芯片U4的第2引腳均接地，第三芯片U3的第3引腳和 第四芯片U4的第3引腳分別與FPGA最小系統(tǒng)4相連接，第三芯片U3的第4引腳和第四芯 片U4的第4引腳均與電源電路5相連接。
[0023] 如圖5所示，本實(shí)用新型檢測(cè)系統(tǒng)中的顯示電路7,包括第五芯片U5,第五芯片U5 采用具有4位/8位并行、2線或3線串行多種接口方式，內(nèi)部含有國(guó)標(biāo)一級(jí)、二級(jí)簡(jiǎn)體中文 字庫的點(diǎn)陣圖形的1XD12864液晶顯不|旲塊；該液晶顯不|旲塊的顯不分辨率為128X64,內(nèi) 置8192個(gè)16X 16點(diǎn)漢字和128個(gè)16X8點(diǎn)ASCII字符集。第五芯片U5的第3引腳與第 二電阻R2的一端相連接，第二電阻R2為滑動(dòng)變阻器，第二電阻R2的另一端和第二電阻R2 的滑片均與第五芯片U5的第18引腳相連接；第五芯片U5的第20引腳接地，第五芯片U5 的第19引腳接電源電路5,第五芯片U5與FPGA最小系統(tǒng)4相連接。
[0024] 如圖6所示，本實(shí)用新型檢測(cè)系統(tǒng)中的復(fù)位電路3,包括第三電阻R3,第三電阻R3 的一端分別與第五電容C5的正極和復(fù)位按鍵S1的一端相連接，第五電容C5為極性電容； 第五電容C5的負(fù)極和復(fù)位按鍵S1的另一端均接地；第三電阻R3的另一端與FPGA最小系 統(tǒng)4相連接。
[0025] 復(fù)位電路3中的復(fù)位按鍵S1主要用來控制系統(tǒng)復(fù)位，它是由單排直針的方式引 出。復(fù)位電路3采用帶按鍵的RC充電電路設(shè)計(jì)，充電電路電容為10 μ F，充電電阻為10K Ω， 時(shí)間常數(shù)為100ms。復(fù)位按鍵S1為低電平觸發(fā)自動(dòng)恢復(fù)按鍵。
[0026] 如圖7所示，本實(shí)用新型檢測(cè)系統(tǒng)中的電源電路5,包括第六芯片U6和第七芯片 U7 ;第六芯片U6采用AMS1117-1. 5開關(guān)電源芯片，第七芯片U7采用SPX1117-1. 5開關(guān)電源 芯片；第六芯片U6的第3引腳、第六極性電容C6的正極、第七芯片U7的第3引腳以及第八 極性電容C8的正極均接電源VCC ;第六芯片U6的第2引腳和第七極性電容C7的正極均接 第二電源輸出口 P02 ;第七芯片U7的負(fù)極分別與第四電阻R4的一端和第五電阻R5的一端 相連接，第五電阻R5的另一端、第七芯片U7的第2引腳以及第九電容C9的一端均與第一 電源輸出口 P01相連接；第六極性電容C6的負(fù)極、第六芯片U6的負(fù)極、第七極性電容C7的 負(fù)極、第八極性電容C8的負(fù)極、第四電阻R4的另一端以及第九電容C9的另一端均接地。
[0027] 第一電源輸出口 P01與土壤濕度傳感器電路1中第一電阻R1的另一端相連，第一 電源輸出口 P01與A/D轉(zhuǎn)換電路2中第二芯片U2第12引腳、第三電容C3 -端和第四電容 C4 一端相連的接點(diǎn)相接，第一電源輸出口 P01與晶振電路6中第三芯片U3的第4引腳和第 四芯片U4的第4引腳相連接，第一電源輸出口 P01與第五芯片U5的第19引腳相連接；第 二電源輸出口 P02與FPGA最小系統(tǒng)4相連接。
[0028] 本實(shí)用新型檢測(cè)系統(tǒng)中的FPGA最小系統(tǒng)4由FPGA芯片、電源管理芯片、JTAG下載 電路和時(shí)鐘電路構(gòu)成。FPGA芯片采用Altera公司的Cyclone II系列的EP2C8Q208C8N芯 片，該芯片有8256個(gè)邏輯控制單元，165888bit的內(nèi)部存儲(chǔ)，138個(gè)高速I/O可擴(kuò)展SDRAM。 圖8所示的第八芯片U8即為FPGA最小系統(tǒng)4中的FPGA芯片。第八芯片U8的第120引腳 接第二電源輸出口 P02 ;第八芯片U8的第38引腳接地，第八芯片U8的第87引腳與第二芯 片U2的第9引腳相連接，第八芯片U8的第63引腳接第二芯片U2的第10引腳，第八芯片 U8的第64引腳接第二芯片U2的第7引腳，第八芯片U8的第54引腳接第二芯片U2的第8 引腳，第八芯片U8的第55引腳接第二芯片U2的第15引腳，第八芯片U8的第56引腳接第 二芯片U2的第6引腳，第八芯片U8的第57引腳接第二芯片U2的第22引腳，第八芯片U8 的第58引腳接第二芯片U2的第14引腳，第八芯片U8的第60引腳接第二芯片U2的第17 引腳，第八芯片U8的第61引腳和第62引腳分別與第二芯片U2的第18引腳和第19引腳 相連接，第八芯片U8的第40引腳接第二芯片U2的第20引腳，第八芯片U8的第39引腳接 第二芯片U2的第21引腳；第八芯片U8的第49引腳、第48引腳、第47引腳、第46引腳、第 45引腳、第43引腳、第42引腳和第41引腳分別與第五芯片U5的第7引腳、第8引腳、第9 引腳、第10引腳、第11引腳、第12引腳、第13引腳和第14引腳相連接；第八芯片U8的第 73引腳與第三電阻R3的另一端相連接；第八芯片U8的第72引腳、第82引腳、第81引腳、 第30引腳和第29引腳分別與第五芯片U5的第4引腳、第5引腳、第6引腳、第17引腳和 第15引腳相連接；第八芯片U8的第24引腳與第三芯片U3的第3引腳相連接，第八芯片U8 的第23引腳與第四芯片U4的第3引腳相連接。
[0029] 第二芯片U2的第6引腳接第八芯片U8的第56管腳，用來控制A/D轉(zhuǎn)換開始；第 二芯片U2的第7管腳接第八芯片U8的第64引腳，用來控制A/D轉(zhuǎn)換結(jié)束；第二芯片U2的 第9管腳接第八芯片U8的第87引腳，用來控制數(shù)據(jù)輸出；第二芯片U2的第22引腳接第八 芯片U8的第57管腳，用來控制數(shù)據(jù)鎖存；第二芯片U2的第10引腳為時(shí)鐘口，接第八芯片 U8的第63引腳。第二芯片U2的第8引腳、第14引腳、第15引腳、第17引腳、第18引腳、 第19引腳、第20引腳和第21引腳為ADC0809的輸出端口。
[0030] 電源電路5為FPGA內(nèi)核提供1.5V供電電壓，為其它電路提供3. 3V供電電壓。 本檢測(cè)系統(tǒng)中采用AMS1117-1.5開關(guān)電源芯片作為1.5V電源芯片，最大輸出電流為 800mA的SPX1117-3. 3作為3. 3V電源芯片，完全滿足設(shè)計(jì)要求。
[0031] 將土壤濕度傳感器的探頭接頭J1插入待檢測(cè)的目標(biāo)土壤中，第一芯片U1分析土 壤濕度數(shù)據(jù)，并將輸出的模擬信號(hào)輸送到A/D轉(zhuǎn)換電路2。A/D轉(zhuǎn)換電路2中，第二芯片U2 的第23引腳、第24引腳、第25引腳接地，則選通8路模擬輸入的第26引腳卿ΙΝ0)接受來 自第一芯片U1的模擬信號(hào)，此時(shí)，第二芯片U2的ST端接收到時(shí)鐘信號(hào)的下降沿，A/D轉(zhuǎn)換 開始，當(dāng)?shù)诙酒琔2的E0C端高電平到來時(shí)，A/D轉(zhuǎn)換結(jié)束，通過8個(gè)輸出端口將轉(zhuǎn)換后的 數(shù)字信號(hào)傳到FPGA芯片中。FPGA芯片將數(shù)字信號(hào)傳輸?shù)降谖逍酒琔5顯示，IXD12864的2 管腳（即VDD 口）接第一電源輸出口 P01，第五芯片U5的第4引腳處為高電平時(shí)顯示數(shù)據(jù)， 如圖9所示。當(dāng)?shù)谖逍酒琔5的第5引腳處為高電平時(shí)，數(shù)據(jù)被讀到第五芯片U5的8個(gè)1/ 0 口。第五芯片U5的第6引腳接FPGA芯片的第81引腳，作用為使能端。第五芯片U5的 第17引腳接FPGA芯片的第30引腳，為復(fù)位端，低電平時(shí)復(fù)位。第五芯片U5的第19引腳 和第20引腳控制液晶屏背光。第五芯片U5的第15引腳接FPGA芯片的第29引腳，用來控 制串并口數(shù)據(jù)。復(fù)位按鍵采用通用的獨(dú)立按鍵，連接FPGA芯片的第73引腳。
[0032] 系統(tǒng)的時(shí)鐘信號(hào)由外部晶振提供。如圖4,1號(hào)管腳懸空，2號(hào)管腳接地，3管腳輸 出，4管腳接電源。電源經(jīng)過濾波電路后，給石英晶體供電，產(chǎn)生50MHZ的穩(wěn)定信號(hào)。此晶振 由石英晶體組成的，石英晶片具有壓電效應(yīng)：在晶片的兩個(gè)極上加一電場(chǎng)，會(huì)使晶體產(chǎn)生機(jī) 械變形；在石英晶片上加上交變電壓，晶體就會(huì)產(chǎn)生機(jī)械振動(dòng)，同時(shí)機(jī)械變形振動(dòng)又會(huì)產(chǎn)生 交變電場(chǎng)，雖然這種交變電場(chǎng)的電壓極其微弱，但其振動(dòng)頻率是十分穩(wěn)定的。
【權(quán)利要求】
1. 一種基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，包括FPGA最小系統(tǒng)（4)，F(xiàn)PGA最 小系統(tǒng)（4)分別與A/D轉(zhuǎn)換電路（2)、復(fù)位電路（3)、晶振電路（6)、電源電路（5)和顯示電路 (7)相連接，A/D轉(zhuǎn)換電路（2)與土壤濕度傳感器電路（1)相連接，電源電路（5)還分別與土 壤濕度傳感器電路（1)、A/D轉(zhuǎn)換電路（2)、FPGA最小系統(tǒng)（4)、晶振電路（6)和顯示電路（7) 相連接。
2. 按照權(quán)利要求1所述基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，所述的電源電路 (5) 包括第六芯片（U6)和第七芯片（U7);第六芯片（U6)采用AMS1117-1. 5開關(guān)電源芯片， 第七芯片（U7)采用SPX1117-1. 5開關(guān)電源芯片；第六芯片（U6)的第3引腳、第六極性電容 (C6)的正極、第七芯片（U7)的第3引腳以及第八極性電容（C8)的正極均接電源VCC ;第六 芯片（U6)的第2引腳和第七極性電容（C7)的正極均接第二電源輸出口（P02);第七芯片 (U7)的負(fù)極分別與第五電阻（R5)的一端和第四電阻（R4)的一端相連接，第五電阻（R5)的 另一端、第七芯片（U7)的第2引腳以及第九電容（C9)的一端均與第一電源輸出口（P01)相 連接；第六極性電容（C6)的負(fù)極、第六芯片（U6)的負(fù)極、第七極性電容（C7)的負(fù)極、第八 極性電容（C8)的負(fù)極、第四電阻（R4)的另一端以及第九電容（C9)的另一端均接地；第一 電源輸出口（P01)與土壤濕度傳感器電路（1)相連，第一電源輸出口（P01)與A/D轉(zhuǎn)換電路 (2)相接，第一電源輸出口（P01)與晶振電路（6)相連接，第一電源輸出口（P01)與第五芯 片（U5)相連接；第二電源輸出口（P02)與FPGA最小系統(tǒng)（4)相連。
3. 按照權(quán)利要求2所述基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，所述的土壤濕度 傳感器電路（1)包括第一芯片（U1)，第一芯片（U1)米用LM393雙電壓比較器芯片；第一芯 片（U1)的第1引腳與A/D轉(zhuǎn)換電路（2)相連接，第一芯片（U1)的第3引腳分別與第一電容 (C1)的一端、第一電阻（R1)的一端以及土壤濕度傳感器檢測(cè)探頭接頭（J1)的第1接口相 連接，第一電阻（R1)的另一端與第一電源輸出口（P01)相連接；第一電容（C1)的另一端、第 一芯片（U1)的第4引腳以及土壤濕度傳感器檢測(cè)探頭接頭（J1)的第2接口均接地；第一芯 片（U1)的第8引腳分別與第二電容（C2)的一端和電源電路（5)相連接，第二電容（C2)的 另一端接地；土壤濕度傳感器采用土壤溫濕度傳感器YL-69。
4. 按照權(quán)利要求3所述基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，所述的A/D轉(zhuǎn)換 電路（2)包括第二芯片（U2)，第二芯片（U2)采用A/D模數(shù)轉(zhuǎn)換器ADC0809 ;第二芯片（U2) 的第11引腳接+5V電源，第二芯片（U2)的第12引腳、第三電容（C3)的一端和第四電容 (C4)的一端相連接，其接點(diǎn)與第一電源輸出口（P01)相連接，第三電容（C3)的另一端和第 四電容（C4)的另一端分別與第二芯片（U2)的第16引腳相連接；第二芯片（U2)的第13引 腳、第23引腳、第24引腳和第25引腳均接地；第二芯片（U2)的第26引腳與第一芯片（U1) 的第1引腳相連接；第二芯片（U2)與FPGA最小系統(tǒng)（4)相連接。
5. 按照權(quán)利要求2所述基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，所述的晶振電路 (6) 包括第三芯片（U3)和第四芯片（U4)，第三芯片（U3)為4. 096MHz有源晶振，第四芯片 (U4)為50MHz有源晶振；第三芯片（U3)的第2引腳和第四芯片（U4)的第2引腳接地，第三 芯片（U3)的第3引腳和第四芯片（U4)的第3引腳分別與FPGA最小系統(tǒng)（4)相連接，第三 芯片（U3)的第4引腳和第四芯片（U4)的第4引腳均與第一電源輸出口（P01)相連接。
6. 按照權(quán)利要求1所述基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，所述的顯示電路 (7) 包括第五芯片（U5)，第五芯片（U5)米用IXD12864液晶顯不模塊；第五芯片（U5)的第3 引腳與第二電阻（R2)的一端相連接，第二電阻（R2)為滑動(dòng)變阻器，第二電阻（R2)的另一端 和第二電阻（R2)的滑片均與第五芯片（U5)的第18引腳相連接；第五芯片（U5)的第20引 腳接地，第五芯片（U5)的第19引腳接第一電源輸出口（P01)，第五芯片（U5)與FPGA最小 系統(tǒng)（4)相連接。
7. 按照權(quán)利要求1所述基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，所述的復(fù)位電路 (3)包括第三電阻（R3)，第三電阻（R3)的一端分別與第五電容（C5)的正極和復(fù)位按鍵（S1) 的一端相連接，第五電容（C5 )為極性電容；第五電容（C5)的負(fù)極和復(fù)位按鍵（S1)的另一端 均接地；第三電阻（R3)的另一端與FPGA最小系統(tǒng)（4)相連接；復(fù)位按鍵（S1)為低電平觸 發(fā)自動(dòng)恢復(fù)按鍵。
8. 按照權(quán)利要求2、4、5或6所述基于FPGA的土壤濕度檢測(cè)系統(tǒng)，其特征在于，所述的 FPGA最小系統(tǒng)（4)由FPGA芯片、電源管理芯片、JTAG下載電路和時(shí)鐘電路構(gòu)成；該FPGA芯 片為第八芯片（U8)，第八芯片（U8)的第120引腳接第二電源輸出口（P02);第八芯片（U8)的 第38引腳接地，第八芯片（U8)的第87引腳與第二芯片（U2)的第9引腳相連接，第八芯片 (U8)的第63引腳、第64引腳、第54引腳、第55引腳、第56引腳、第57引腳、第58引腳、第 60引腳、第61引腳、第62引腳、第40引腳和第39引腳分別接第二芯片（U2)的第10引腳， 第7引腳、第8引腳、第6引腳、第22引腳、第14引腳、第17引腳、第18引腳、第19引腳、 第40引腳、第20引腳和第21引腳；第八芯片（U8)的第49引腳、第48引腳、第47引腳、第 46引腳、第45引腳、第43引腳、第42引腳和第41引腳分別與第五芯片（U5)的第7引腳、 第8引腳、第9引腳、第10引腳、第11引腳、第12引腳、第13引腳和第14引腳相連接；第 八芯片（U8)的第73引腳與第三電阻（R3)的另一端相連接；第八芯片（U8)的第72引腳、第 82引腳、第81引腳、第30引腳和第29引腳分別與第五芯片（U5)的第4引腳、第5引腳、第 6引腳、第17引腳和第15引腳相連接；第八芯片（U8)的第24引腳與第三芯片（U3)的第3 引腳相連接，第八芯片（U8)的第23引腳與第四芯片（U4)的第3引腳相連接。
【文檔編號(hào)】G01N33/24GK203894226SQ201420335979
【公開日】2014年10月22日 申請(qǐng)日期:2014年6月23日 優(yōu)先權(quán)日:2014年6月23日
【發(fā)明者】宋海聲, 張道, 段宇, 高明, 朱珺, 成科, 張克盛, 張杰瑛 申請(qǐng)人:西北師范大學(xué)