本申請(qǐng)屬于測(cè)試領(lǐng)域，具體涉及一種靜電放電測(cè)試設(shè)備及測(cè)試方法。

背景技術(shù)：

1、在芯片生產(chǎn)、組裝、測(cè)試、存放、搬運(yùn)等過程中，都有可能使得靜電累積在芯片中，當(dāng)這些帶電的芯片被接觸就會(huì)形成放電路徑，使得芯片瞬間遭到靜電放電的損壞。由于靜電瞬間電壓通常非常高，這種損傷是毀滅性和永久性的，會(huì)造成電路直接燒毀，因而在芯片設(shè)計(jì)和制造過程中，對(duì)芯片進(jìn)行靜電放電(electrostatic?discharge，esd)測(cè)試，確定芯片的抗靜電性能，進(jìn)而針對(duì)性地預(yù)防靜電損傷是十分重要的。

2、相關(guān)技術(shù)中一般采用esd設(shè)備并結(jié)合iv(電流-電壓)測(cè)試儀對(duì)待測(cè)芯片進(jìn)行靜電放電測(cè)試。具體而言，相關(guān)技術(shù)中對(duì)待測(cè)芯片的靜電放電測(cè)試流程一般為，第一步，將待測(cè)芯片的待測(cè)管腳與iv測(cè)試儀進(jìn)行手工連接，采用iv測(cè)試儀對(duì)待測(cè)芯片的iv曲線進(jìn)行測(cè)試，得到初始的iv測(cè)試結(jié)果；第二步，將待測(cè)芯片的待測(cè)管腳與iv測(cè)試儀斷開，再將待測(cè)芯片的待測(cè)管腳與esd設(shè)備進(jìn)行手工連接，采用esd設(shè)備對(duì)待測(cè)芯片進(jìn)行靜電放電測(cè)試；第三步，將待測(cè)芯片的待測(cè)管腳與esd設(shè)備斷開，再將待測(cè)芯片的待測(cè)管腳與iv測(cè)試儀進(jìn)行手工連接，采用iv測(cè)試儀對(duì)待測(cè)芯片的iv曲線進(jìn)行測(cè)試，得到靜電放電后的iv測(cè)試結(jié)果(以上三個(gè)步驟需要反復(fù)多次循環(huán)執(zhí)行直至待測(cè)芯片的多個(gè)待測(cè)管腳均完成測(cè)試)；最后，通過對(duì)比靜電放電測(cè)試前后得到的iv測(cè)試結(jié)果，判斷待測(cè)芯片是否通過靜電放電測(cè)試，靜電放電測(cè)試前后得到的iv測(cè)試結(jié)果之間的差距越大，說明待測(cè)芯片的抗靜電性能越差。

3、然而，相關(guān)技術(shù)中存在靜電放電測(cè)試的測(cè)試效率較低的問題。具體而言，由于相關(guān)技術(shù)中需要配合使用esd設(shè)備和iv測(cè)試儀，需要將待測(cè)芯片的待測(cè)管腳與esd設(shè)備手工斷開連接后再手工接入iv測(cè)試儀進(jìn)行iv曲線測(cè)試，或者，需要將待測(cè)芯片的待測(cè)管腳與iv測(cè)試儀手工斷開連接后再手工接入esd設(shè)備進(jìn)行靜電放電測(cè)試，且以上步驟需要反復(fù)多次循環(huán)直至待測(cè)芯片的所有管腳均完成測(cè)試，使得待測(cè)芯片的待測(cè)管腳分別與esd設(shè)備和iv測(cè)試儀手工連接/斷開的步驟十分繁瑣，需要頻繁插拔待測(cè)芯片的待測(cè)管腳，導(dǎo)致靜電放電測(cè)試的效率較低。

技術(shù)實(shí)現(xiàn)思路

1、本申請(qǐng)實(shí)施例提供一種靜電放電測(cè)試設(shè)備及測(cè)試方法，能夠解決相關(guān)技術(shù)中靜電放電測(cè)試的測(cè)試效率較低的問題。

2、第一方面，本申請(qǐng)實(shí)施例提供了一種靜電放電測(cè)試設(shè)備，包括：

3、端口配置單元、控制單元、與所述控制單元相連接的測(cè)量單元以及與所述控制單元相連接的靜電放電發(fā)生器；

4、所述端口配置單元具有輸入端、第一輸出端、第二輸出端以及控制端；所述端口配置單元的輸入端與待測(cè)芯片的目標(biāo)管腳相連；所述端口配置單元的第一輸出端與所述測(cè)量單元相連；所述端口配置單元的第二輸出端與所述靜電放電發(fā)生器相連；所述端口配置單元的控制端與所述控制單元相連；

5、所述控制單元用于輸出第一配置信號(hào)至所述端口配置單元，使得所述端口配置單元控制所述待測(cè)芯片的目標(biāo)管腳與所述測(cè)量單元電連接；

6、所述控制單元用于輸出第二配置信號(hào)至所述端口配置單元，使得所述端口配置單元控制所述待測(cè)芯片的目標(biāo)管腳與所述靜電放電發(fā)生器電連接；

7、所述測(cè)量單元用于對(duì)待測(cè)芯片的電信號(hào)進(jìn)行測(cè)試；

8、所述靜電放電發(fā)生器用于對(duì)待測(cè)芯片進(jìn)行靜電放電測(cè)試。

9、第二方面，本申請(qǐng)實(shí)施例提供了一種靜電放電測(cè)試方法，應(yīng)用于如第一方面所述的靜電放電測(cè)試設(shè)備，包括：

10、控制單元輸出第一配置信號(hào)至端口配置單元，使得所述端口配置單元控制待測(cè)芯片的目標(biāo)管腳與所述測(cè)量單元電連接；在所述待測(cè)芯片的目標(biāo)管腳與所述測(cè)量單元電連接的情況下，所述控制單元輸出第一測(cè)試信號(hào)至所述測(cè)量單元，使得所述測(cè)量單元對(duì)所述待測(cè)芯片的電信號(hào)進(jìn)行測(cè)試，得到第一測(cè)試結(jié)果；

11、控制單元輸出第二配置信號(hào)至所述端口配置單元，使得所述端口配置單元控制所述待測(cè)芯片的目標(biāo)管腳與所述靜電放電發(fā)生器電連接；在所述待測(cè)芯片的目標(biāo)管腳與所述靜電放電發(fā)生器電連接的情況下，控制單元輸出第二測(cè)試信號(hào)至所述靜電放電發(fā)生器，使得所述靜電放電發(fā)生器在指定測(cè)試條件下對(duì)所述待測(cè)芯片進(jìn)行靜電放電測(cè)試；

12、在對(duì)所述待測(cè)芯片進(jìn)行靜電放電測(cè)試之后，控制單元輸出第一配置信號(hào)至端口配置單元，使得所述端口配置單元控制待測(cè)芯片的目標(biāo)管腳與所述測(cè)量單元電連接；在所述待測(cè)芯片的目標(biāo)管腳與所述測(cè)量單元電連接的情況下，所述控制單元再輸出所述第一測(cè)試信號(hào)至所述測(cè)量單元，使得所述測(cè)量單元再對(duì)所述待測(cè)芯片的電信號(hào)進(jìn)行測(cè)試，得到第二測(cè)試結(jié)果；

13、基于所述第一測(cè)試結(jié)果和所述第二測(cè)試結(jié)果，確定所述待測(cè)芯片在指定測(cè)試條件下是否通過靜電放電測(cè)試。

14、在本申請(qǐng)實(shí)施例中，靜電放電測(cè)試設(shè)備包括端口配置單元、控制單元、與所述控制單元相連接的測(cè)量單元以及與所述控制單元相連接的靜電放電發(fā)生器；所述端口配置單元具有輸入端、第一輸出端、第二輸出端以及控制端；所述端口配置單元的輸入端與待測(cè)芯片的目標(biāo)管腳相連；所述端口配置單元的第一輸出端與所述測(cè)量單元相連；所述端口配置單元的第二輸出端與所述靜電放電發(fā)生器相連；所述端口配置單元的控制端與所述控制單元相連；所述端口配置單元用于配置待測(cè)芯片的目標(biāo)管腳與測(cè)量單元以及靜電放電發(fā)生器的連接關(guān)系；所述控制單元用于輸出第一配置信號(hào)至所述端口配置單元，使得所述端口配置單元控制所述待測(cè)芯片的目標(biāo)管腳與所述測(cè)量單元電連接；所述控制單元用于輸出第二配置信號(hào)至所述端口配置單元，使得所述端口配置單元控制所述待測(cè)芯片的目標(biāo)管腳與所述靜電放電發(fā)生器電連接；所述測(cè)量單元用于對(duì)所述待測(cè)芯片的電信號(hào)進(jìn)行測(cè)試；所述靜電放電發(fā)生器用于對(duì)所述待測(cè)芯片進(jìn)行靜電放電測(cè)試。這樣，在需要對(duì)待測(cè)芯片的電信號(hào)進(jìn)行測(cè)試時(shí)，可以使端口配置單元控制待測(cè)芯片的目標(biāo)管腳與測(cè)量單元電連接，以便于采用測(cè)量單元進(jìn)行電信號(hào)的測(cè)試，而在需要對(duì)待測(cè)芯片進(jìn)行靜電放電測(cè)試時(shí)，可以使端口配置單元控制待測(cè)芯片的目標(biāo)管腳與靜電放電發(fā)生器電連接，以便于采用靜電放電發(fā)生器進(jìn)行靜電放電測(cè)試，與相關(guān)技術(shù)相比，靜電放電測(cè)試設(shè)備可以實(shí)現(xiàn)靜電放電測(cè)試以及電信號(hào)的測(cè)試一體化，且由于采用端口配置單元配置待測(cè)芯片的目標(biāo)管腳與測(cè)量單元以及靜電放電發(fā)生器的連接關(guān)系，無需頻繁插拔待測(cè)芯片的目標(biāo)管腳，提高了測(cè)試效率。

技術(shù)特征：

1.一種靜電放電測(cè)試設(shè)備，其特征在于，包括：端口配置單元(110)、控制單元(120)、與所述控制單元相連接的測(cè)量單元(130)以及與所述控制單元相連接的靜電放電發(fā)生器(140)；

2.根據(jù)權(quán)利要求1所述的靜電放電測(cè)試設(shè)備，其特征在于，

3.根據(jù)權(quán)利要求1所述的靜電放電測(cè)試設(shè)備，其特征在于，

4.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的靜電放電測(cè)試設(shè)備，其特征在于，所述控制單元(120)還用于輸出第三配置信號(hào)至所述端口配置單元(110)，使得所述端口配置單元(110)控制所述待測(cè)芯片的目標(biāo)管腳處于浮空狀態(tài)；

5.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的靜電放電測(cè)試設(shè)備，其特征在于，所述端口配置單元(110)為繼電器組件；

6.根據(jù)權(quán)利要求5所述的靜電放電測(cè)試設(shè)備，其特征在于，所述繼電器組件包括第一繼電器(1101)、第二繼電器(1102)、第三繼電器(1103)以及第四繼電器(1104)；

7.根據(jù)權(quán)利要求1-3任一項(xiàng)所述的靜電放電測(cè)試設(shè)備，其特征在于，所述測(cè)量單元(130)包括測(cè)量模塊(1301)，所述測(cè)量模塊(1301)與所述端口配置單元(110)相連，所述測(cè)量模塊(1301)包括數(shù)模轉(zhuǎn)換器(dac)、第一放大器(u1)、第二放大器(u2)、第三放大器(u3)、第一電阻(r1)和模數(shù)轉(zhuǎn)換器(adc)；

8.根據(jù)權(quán)利要求7所述的靜電放電測(cè)試設(shè)備，其特征在于，所述測(cè)量單元(130)還包括切換模塊(1302)，所述切換模塊(1302)與所述測(cè)量模塊(1301)相連，且所述切換模塊(1302)與所述控制單元(120)相連；

9.根據(jù)權(quán)利要求8所述的靜電放電測(cè)試設(shè)備，其特征在于，所述切換模塊(1302)包括第五繼電器(k5)和第六繼電器(k6)；

10.根據(jù)權(quán)利要求9所述的靜電放電測(cè)試設(shè)備，其特征在于，在所述切換模塊(1302)處于第一工作狀態(tài)下，所述控制單元(120)用于控制所述第五繼電器(k5)的開關(guān)觸點(diǎn)與第一連接端連通，且所述第六繼電器(k6)的開關(guān)觸點(diǎn)與第二連接端連通；所述測(cè)量單元(130)用于對(duì)待測(cè)芯片的電壓進(jìn)行測(cè)試；

11.根據(jù)權(quán)利要求9所述的靜電放電測(cè)試設(shè)備，其特征在于，在所述切換模塊處于第一工作狀態(tài)下：所述數(shù)模轉(zhuǎn)換器(dac)用于輸出第一目標(biāo)模擬電壓信號(hào)，所述第一目標(biāo)模擬電壓信號(hào)的電壓值是由預(yù)設(shè)電流、所述第一電阻(r1)的阻值以及第二放大器(u2)的放大倍數(shù)進(jìn)行相乘計(jì)算得到的；所述模數(shù)轉(zhuǎn)換器(adc)用于采集第一目標(biāo)電壓；

12.根據(jù)權(quán)利要求9所述的靜電放電測(cè)試設(shè)備，其特征在于，在所述切換模塊處于第二工作狀態(tài)下：所述數(shù)模轉(zhuǎn)換器(dac)用于輸出第二目標(biāo)模擬電壓信號(hào)，所述第二目標(biāo)模擬電壓信號(hào)的電壓值是基于所述預(yù)設(shè)電壓得到的；所述模數(shù)轉(zhuǎn)換器(adc)用于采集第二目標(biāo)電壓，所述第二目標(biāo)電壓用于表征所述待測(cè)芯片的電流、所述第一電阻(r1)的阻值以及第二放大器(u2)的放大倍數(shù)的乘積；

13.一種靜電放電測(cè)試方法，應(yīng)用于如權(quán)利要求1-12任一項(xiàng)所述的靜電放電測(cè)試設(shè)備，其特征在于，包括：

14.根據(jù)權(quán)利要求13所述的靜電放電測(cè)試設(shè)備，其特征在于，基于所述第一測(cè)試結(jié)果和所述第二測(cè)試結(jié)果，確定所述待測(cè)芯片在指定測(cè)試條件下是否通過靜電放電測(cè)試，包括：

技術(shù)總結(jié)
本申請(qǐng)公開了一種靜電放電測(cè)試設(shè)備及測(cè)試方法，屬于測(cè)試領(lǐng)域。本申請(qǐng)?zhí)峁┑撵o電放電測(cè)試設(shè)備包括：端口配置單元、控制單元、測(cè)量單元以及靜電放電發(fā)生器；端口配置單元具有與待測(cè)芯片的目標(biāo)管腳相連的輸入端、與測(cè)量單元相連的第一輸出端、與靜電放電發(fā)生器相連的第二輸出端以及與控制單元相連的控制端；控制單元用于分別輸出第一配置信號(hào)或者第二配置信號(hào)至端口配置單元，使得端口配置單元控制待測(cè)芯片的目標(biāo)管腳分別與測(cè)量單元或者靜電放電發(fā)生器電連接。本申請(qǐng)采用端口配置單元配置待測(cè)芯片的目標(biāo)管腳與測(cè)量單元或者靜電放電發(fā)生器的連接關(guān)系，可以實(shí)現(xiàn)靜電放電測(cè)試以及電信號(hào)的測(cè)試一體化，無需頻繁插拔待測(cè)芯片的目標(biāo)管腳，提高了測(cè)試效率。

技術(shù)研發(fā)人員：請(qǐng)求不公布姓名
受保護(hù)的技術(shù)使用者：杭州旗捷科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10