本發(fā)明涉及一種半導(dǎo)體裝置以及所述半導(dǎo)體裝置的測(cè)試方法。

背景技術(shù)：

1、在半導(dǎo)體集成電路(integrated?circuit，ic)芯片的產(chǎn)品出貨前的測(cè)試中，首先，將大規(guī)模集成電路(large?scale?integration，lsi)測(cè)試器連接于作為測(cè)試對(duì)象的半導(dǎo)體ic芯片。接下來(lái)，通過(guò)所述lsi測(cè)試器，將用于使形成于半導(dǎo)體ic芯片的電路群以規(guī)格上的額定頻率實(shí)際運(yùn)行的測(cè)試用的信號(hào)輸入至所述半導(dǎo)體ic芯片。此時(shí)，由lsi測(cè)試器導(dǎo)入半導(dǎo)體ic芯片根據(jù)所述測(cè)試用的信號(hào)而運(yùn)行并輸出的輸出結(jié)果，接下來(lái)，對(duì)所述輸出結(jié)果與期待值進(jìn)行比較，由此來(lái)判定半導(dǎo)體ic芯片的良否。

2、此外，近年來(lái)，伴隨圖像的高分辨率化，圖像處理電路的運(yùn)行頻率高頻率化，在對(duì)包含此種圖像處理電路的半導(dǎo)體ic芯片進(jìn)行測(cè)試時(shí)，需要支持高頻率的lsi測(cè)試器。

3、例如，在對(duì)包含同步于以輸入端子接收的外部時(shí)鐘信號(hào)而運(yùn)行的圖像處理電路的半導(dǎo)體ic芯片進(jìn)行測(cè)試時(shí)，需要能夠?qū)⒏哳l率的時(shí)鐘信號(hào)作為測(cè)試用的外部時(shí)鐘信號(hào)供給至半導(dǎo)體ic芯片的、支持高頻率的lsi測(cè)試器。

4、但是，此種支持高頻率的lsi測(cè)試器價(jià)格高昂，會(huì)導(dǎo)致制造成本的增加。

5、因此，提出有一種半導(dǎo)體集成電路，其將鎖相環(huán)(phase?locked?loop，pll)電路與切換電路設(shè)于半導(dǎo)體ic芯片，所述pll電路生成具有規(guī)格上的額定頻率的測(cè)試用時(shí)鐘信號(hào)，所述切換電路將所述測(cè)試用時(shí)鐘信號(hào)及所述外部時(shí)鐘信號(hào)中的其中一者選擇性地供給至內(nèi)部電路(例如參照專利文獻(xiàn)1)。

6、在對(duì)所述半導(dǎo)體集成電路進(jìn)行測(cè)試時(shí)，lsi測(cè)試器一邊將可由自身所生成的、具有比規(guī)格上的額定頻率低的頻率的時(shí)鐘信號(hào)作為外部時(shí)鐘信號(hào)而供給至半導(dǎo)體集成電路，一邊將測(cè)試用數(shù)據(jù)信號(hào)供給至半導(dǎo)體集成電路。此時(shí)，lsi測(cè)試器控制切換電路，以將外部時(shí)鐘信號(hào)供給至內(nèi)部電路。此處，一旦根據(jù)所述外部時(shí)鐘信號(hào)將測(cè)試用數(shù)據(jù)信號(hào)導(dǎo)入至半導(dǎo)體集成電路，則lsi測(cè)試器控制切換電路，以將由pll電路所生成的額定頻率的測(cè)試用時(shí)鐘信號(hào)取代外部時(shí)鐘信號(hào)而供給至內(nèi)部電路。

7、由此，內(nèi)部電路根據(jù)具有規(guī)格上的額定頻率的測(cè)試用時(shí)鐘信號(hào)，進(jìn)行基于測(cè)試用數(shù)據(jù)信號(hào)的運(yùn)行，并將伴隨此運(yùn)行的輸出結(jié)果輸出至lsi測(cè)試器。

8、[現(xiàn)有技術(shù)文獻(xiàn)]

9、[專利文獻(xiàn)]

10、專利文獻(xiàn)1：日本專利特開(kāi)2002-196046號(hào)公報(bào)

技術(shù)實(shí)現(xiàn)思路

1、[發(fā)明所要解決的問(wèn)題]

2、但是，專利文獻(xiàn)1所記載的半導(dǎo)體集成電路中，僅僅為了測(cè)試用途便需要pll電路與生成供給至所述pll電路的基準(zhǔn)時(shí)鐘的電路或用于從外部輸入所述基準(zhǔn)時(shí)鐘的輸入端子，從而存在電路規(guī)模增大的問(wèn)題。

3、因此，本發(fā)明的目的在于提供一種半導(dǎo)體裝置以及其測(cè)試方法，能夠抑制電路規(guī)模的增大，且無(wú)須依存于lsi測(cè)試器的可適應(yīng)頻率便可進(jìn)行高速運(yùn)行測(cè)試。

4、[解決問(wèn)題的技術(shù)手段]

5、本發(fā)明的半導(dǎo)體裝置包含多個(gè)接收電路區(qū)塊，所述多個(gè)接收電路區(qū)塊分別各別地接收數(shù)據(jù)信號(hào)并對(duì)所接收的所述數(shù)據(jù)信號(hào)實(shí)施規(guī)定的信號(hào)處理，并且接收指示常規(guī)運(yùn)行或測(cè)試運(yùn)行的測(cè)試模式信號(hào)，其中，所述多個(gè)接收電路區(qū)塊各自包括：pll電路，生成與自身所接收的數(shù)據(jù)信號(hào)相位同步的時(shí)鐘信號(hào)；第一選擇器，基于所述測(cè)試模式信號(hào)來(lái)選擇所述多個(gè)接收電路區(qū)塊中的自身的接收電路區(qū)塊以外的其他接收電路區(qū)塊的所述pll電路所生成的所述時(shí)鐘信號(hào)、及所述自身的接收電路區(qū)塊的所述pll電路所生成的所述時(shí)鐘信號(hào)中的其中一者；以及信號(hào)處理電路，與所述第一選擇器所選擇的所述時(shí)鐘信號(hào)同步地進(jìn)行所述規(guī)定的信號(hào)處理。

6、而且，本發(fā)明的半導(dǎo)體裝置的測(cè)試方法是對(duì)所述半導(dǎo)體裝置進(jìn)行測(cè)試的測(cè)試方法，所述測(cè)試方法包括下述步驟：根據(jù)催促測(cè)試執(zhí)行的測(cè)試信號(hào)而將表示所述測(cè)試運(yùn)行的所述測(cè)試模式信號(hào)供給至所述多個(gè)接收電路區(qū)塊各自的所述pll電路及所述第一選擇器；將測(cè)試用的數(shù)據(jù)信號(hào)供給至所述多個(gè)接收電路區(qū)塊各自的所述信號(hào)處理電路；以及依序?qū)霃乃龆鄠€(gè)接收電路區(qū)塊各自的所述信號(hào)處理電路輸出的輸出結(jié)果并將其與期待值進(jìn)行比較，由此來(lái)進(jìn)行良否的判定。

7、[發(fā)明的效果]

8、本發(fā)明中，在測(cè)試運(yùn)行時(shí)，將各接收電路區(qū)塊中所含的pll電路所生成的時(shí)鐘信號(hào)的頻率切換為比常規(guī)運(yùn)行時(shí)高的頻率。并且，在接收電路區(qū)塊的各者中，根據(jù)自身以外的其他接收電路區(qū)塊的pll電路所生成的時(shí)鐘信號(hào)來(lái)使自身的信號(hào)處理電路運(yùn)行。由此，不需要僅僅為了測(cè)試用途而設(shè)置生成比lsi測(cè)試器的可適應(yīng)頻率高的頻率的時(shí)鐘信號(hào)的振蕩電路，而能夠通過(guò)內(nèi)部生成的高頻率的時(shí)鐘信號(hào)來(lái)測(cè)試信號(hào)處理電路的運(yùn)行。

9、因而，根據(jù)本發(fā)明，能夠抑制電路規(guī)模的增大，無(wú)須依存于lsi測(cè)試器的可適應(yīng)頻率便可對(duì)半導(dǎo)體裝置進(jìn)行高速運(yùn)行測(cè)試。

技術(shù)特征：

1.一種半導(dǎo)體裝置，包含多個(gè)接收電路區(qū)塊，所述多個(gè)接收電路區(qū)塊分別各別地接收數(shù)據(jù)信號(hào)并對(duì)所接收的所述數(shù)據(jù)信號(hào)實(shí)施規(guī)定的信號(hào)處理，并且接收指示常規(guī)運(yùn)行或測(cè)試運(yùn)行的測(cè)試模式信號(hào)，所述半導(dǎo)體裝置的特征在于，

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述鎖相環(huán)電路在所述測(cè)試模式信號(hào)表示所述常規(guī)運(yùn)行的情況下，生成具有與由所述自身的接收電路區(qū)塊所接收的所述數(shù)據(jù)信號(hào)的頻率對(duì)應(yīng)的第一頻率的所述時(shí)鐘信號(hào)，另一方面，在所述測(cè)試模式信號(hào)表示所述測(cè)試運(yùn)行的情況下，生成具有比所述第一頻率高的第二頻率的所述時(shí)鐘信號(hào)。

3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述第一選擇器在所述測(cè)試模式信號(hào)表示所述常規(guī)運(yùn)行的情況下，選擇所述自身的接收電路區(qū)塊的所述鎖相環(huán)電路所生成的所述時(shí)鐘信號(hào)，另一方面，在所述測(cè)試模式信號(hào)表示所述測(cè)試運(yùn)行的情況下，選擇所述其他接收電路區(qū)塊的所述鎖相環(huán)電路所生成的所述時(shí)鐘信號(hào)。

4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，包含測(cè)試控制電路，所述測(cè)試控制電路根據(jù)催促測(cè)試執(zhí)行的測(cè)試信號(hào)而將表示所述測(cè)試運(yùn)行的所述測(cè)試模式信號(hào)及規(guī)定的測(cè)試數(shù)據(jù)信號(hào)供給至所述多個(gè)接收電路區(qū)塊的各者，

5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于，所述測(cè)試控制電路導(dǎo)入在將所述測(cè)試數(shù)據(jù)信號(hào)供給至所述多個(gè)接收電路區(qū)塊的各者時(shí)從所述多個(gè)接收電路區(qū)塊各自的所述信號(hào)處理電路輸出的輸出信號(hào)，根據(jù)所述輸出信號(hào)與規(guī)定的期待值是否一致，來(lái)判定所述信號(hào)處理電路各自的良否。

6.一種測(cè)試方法，是根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置的測(cè)試方法，所述測(cè)試方法的特征在于包括下述步驟：

技術(shù)總結(jié)
提供一種半導(dǎo)體裝置以及其測(cè)試方法，能抑制電路規(guī)模的增大，不依存于LSI測(cè)試器的可適應(yīng)頻率而進(jìn)行高速運(yùn)行測(cè)試。所述半導(dǎo)體裝置，包含多個(gè)接收電路區(qū)塊，分別各別地接收數(shù)據(jù)信號(hào)并對(duì)所接收的數(shù)據(jù)信號(hào)實(shí)施規(guī)定的信號(hào)處理，并且接收指示常規(guī)運(yùn)行或測(cè)試運(yùn)行的測(cè)試模式信號(hào)，半導(dǎo)體裝置中，多個(gè)接收電路區(qū)塊各自包括：PLL電路，生成與自身所接收的數(shù)據(jù)信號(hào)相位同步的時(shí)鐘信號(hào)；第一選擇器，基于測(cè)試模式信號(hào)來(lái)選擇多個(gè)接收電路區(qū)塊中的自身的接收電路區(qū)塊以外的其他接收電路區(qū)塊的PLL電路所生成的時(shí)鐘信號(hào)、及自身的接收電路區(qū)塊的PLL電路所生成的時(shí)鐘信號(hào)中的其中一者；以及信號(hào)處理電路，與所選擇的時(shí)鐘信號(hào)同步地進(jìn)行規(guī)定的信號(hào)處理。

技術(shù)研發(fā)人員：宮崎浩一
受保護(hù)的技術(shù)使用者：藍(lán)碧石科技株式會(huì)社
技術(shù)研發(fā)日：
技術(shù)公布日：2024/10/10