本發(fā)明涉及4ghz瞬時帶寬的基帶處理單元和雷達(dá)信號處理方法，屬于雷達(dá)信號處理。

背景技術(shù)：

1、雷達(dá)技術(shù)自誕生以來，在軍事、航空、氣象、交通等領(lǐng)域得到廣泛應(yīng)用。雷達(dá)通過發(fā)射和接收電磁波來探測目標(biāo)的位置、速度和其他特性，具有全天候、遠(yuǎn)距離、高精度的探測能力。隨著電子技術(shù)和計算機(jī)技術(shù)的進(jìn)步，雷達(dá)技術(shù)不斷發(fā)展，從早期的模擬信號處理逐步演變?yōu)楝F(xiàn)代的數(shù)字信號處理，顯著提升了雷達(dá)系統(tǒng)的性能和功能。現(xiàn)代雷達(dá)系統(tǒng)需要處理越來越寬的信號帶寬，以提升探測精度和分辨率。

2、結(jié)合4g技術(shù)的帶寬優(yōu)勢，雷達(dá)系統(tǒng)能夠在更寬的頻譜范圍內(nèi)進(jìn)行信號處理，提升目標(biāo)檢測和識別能力。然而，將4g帶寬應(yīng)用于雷達(dá)信號處理面臨諸多技術(shù)挑戰(zhàn)，如數(shù)據(jù)量巨大、處理實時性要求高等。目前，雷達(dá)信號處理技術(shù)和4g基帶處理技術(shù)在各自領(lǐng)域取得了顯著進(jìn)展，但在將兩者結(jié)合時仍存在以下不足，1.數(shù)據(jù)處理能力不足：現(xiàn)有的基帶處理單元在面對4g帶寬的雷達(dá)信號時，處理能力有限，難以滿足實時性和高精度的要求。2.硬件資源消耗高：高寬帶雷達(dá)信號處理需要高性能硬件支持，現(xiàn)有技術(shù)在硬件資源的利用率上存在不足，導(dǎo)致系統(tǒng)功耗和成本增加。3.系統(tǒng)集成復(fù)雜：將4g基帶處理技術(shù)應(yīng)用于雷達(dá)系統(tǒng)，涉及到不同技術(shù)領(lǐng)域的復(fù)雜集成，現(xiàn)有方案缺乏靈活性和可擴(kuò)展性，難以適應(yīng)多樣化的應(yīng)用需求。

3、為此，亟需開發(fā)一種數(shù)據(jù)處理能力好、系統(tǒng)功耗和成本低和系統(tǒng)集成簡單的方案。

技術(shù)實現(xiàn)思路

1、針對上述技術(shù)不足，本發(fā)明提出了一種用于處理4g帶寬雷達(dá)信號的基帶處理單元，旨在：1.提升數(shù)據(jù)處理能力：通過優(yōu)化架構(gòu)設(shè)計和算法，提高基帶處理單元在處理4g帶寬雷達(dá)信號時的數(shù)據(jù)處理能力，滿足高實時性和高精度的要求。2降低硬件資源消耗：采用高效的硬件設(shè)計和軟件無線電技術(shù)，提升硬件資源的利用率，降低系統(tǒng)功耗和成本。3.簡化系統(tǒng)集成：設(shè)計具有高靈活性和可拓展性的系統(tǒng)架構(gòu)，使基帶處理單元能夠方便地集成到不同的雷達(dá)系統(tǒng)中，滿足多樣化的應(yīng)用需求。

2、本發(fā)明的第一個目的是提供一種4ghz瞬時帶寬的基帶處理單元，所述基帶處理單元包括信號處理板和信號采集板，其中，所述信號處理板包括fpga模塊、高速帶寬dac模塊、第一電源模塊、接口模塊；所述信號采集板包括高速帶寬adc模塊、第二電源模塊。

3、其中，所述基帶處理單元的工作原理是高速帶寬adc模塊采集雷達(dá)信號，fpga模塊接收到高速帶寬adc模塊的數(shù)據(jù)，并將接收到的數(shù)據(jù)經(jīng)過處理后輸出到高速帶寬dac模塊，所述第一電源模塊和第二電源模塊分別為信號處理板和信號采集板供電。

4、在一種實施方式中，所述fpga模塊是信號處理的核心單元，使用軟件無線電技術(shù)處理接收到的數(shù)據(jù)，具體的處理步驟包括：

5、數(shù)字信道化：利用多相濾波算法將寬帶信號劃分為多個窄帶信道，以便于后續(xù)處理。

6、頻率合成：使用直接數(shù)字合成(dds)技術(shù)，生成高精度、低相位噪聲的本地振蕩信號，用于頻率轉(zhuǎn)換和信號調(diào)制解調(diào)。

7、數(shù)字下變頻：將輸入的射頻信號與數(shù)字本地振蕩信號相乘并抽取得到低頻基帶信號。

8、數(shù)字信號處理：可編程軟件代碼執(zhí)行數(shù)字解調(diào)和調(diào)制。

9、數(shù)字測頻：使用cordic算法進(jìn)行頻率測量，獲得信號的頻率信息。

10、在一種實施方式中，所述fpga模塊中包括pga芯片和flash存儲芯片，高速帶寬adc模塊中包括高速帶寬adc芯片，高速帶寬dac模塊包括高速寬帶dac芯片。

11、在一種實施方式中，所述pga芯片和高速帶寬adc芯片之間通過lvds接口連接，所述fpga芯片和高速寬帶dac芯片之間通過lvds接口連接，所述fpga芯片用于接收高速寬帶adc芯片的數(shù)據(jù)，并將接收的數(shù)據(jù)經(jīng)過處理后輸出到高速寬帶dac芯片中，所述flash存儲芯片用于fpga程序的存儲。

12、在一種實施方式中，所述高速寬帶adc芯片和高速寬帶dac芯片最高轉(zhuǎn)換速率達(dá)到9gsps(min)，輸入信號帶寬達(dá)到4ghz以上，且分辨率達(dá)到6位。

13、在一種實施方式中，所述電源模塊，其特征在于，采用三級電源轉(zhuǎn)換。

14、在一種實施方式中，所述fpga模塊，其特征在于，所述fpga芯片包含了高達(dá)478k的邏輯單元。

15、在一種實施方式中，所述接口模塊，其特征在于，包括jtag接口，射頻端采用smp-j接頭、控制端采用焊盤形式，由fpga的ttl控制。

16、本發(fā)明的第二個目的是提供一種雷達(dá)信號處理方法，所述處理方法包括一種4ghz瞬時帶寬的基帶處理單元。

17、本發(fā)明的優(yōu)點(diǎn)和效果：

18、傳統(tǒng)雷達(dá)信號處理單元通常依賴模擬存儲技術(shù)，處理速度和存儲容量受到限制，本發(fā)明基于數(shù)字射頻存儲技術(shù)(drfm)，包括高帶寬射頻信號的數(shù)字存儲系統(tǒng)和可編程時間延遲模塊。數(shù)字存儲技術(shù)能夠快速處理和存儲大量射頻數(shù)據(jù)，并通過可編程延遲實現(xiàn)靈活的信號處理。

19、本發(fā)明通過優(yōu)化架構(gòu)設(shè)計和算法，提高基帶處理單元在處理4g帶寬雷達(dá)信號時的數(shù)據(jù)處理能力，能夠在高實時性和高精度的條件下處理大帶寬信號。

20、傳統(tǒng)雷達(dá)信號處理依賴硬件實現(xiàn)，模塊功能固定，系統(tǒng)集成復(fù)雜且靈活性差，本發(fā)明采用軟件無線電技術(shù)，將信號處理功能實現(xiàn)軟件化。包括數(shù)字信道化模塊、頻率合成器、數(shù)字信號處理器、數(shù)字測頻器、數(shù)字下變頻和上變頻模塊。軟件無線電架構(gòu)使系統(tǒng)更靈活，可根據(jù)需求動態(tài)調(diào)整功能，減少硬件模塊使用，提高設(shè)計的靈活性和拓展性。

21、傳統(tǒng)雷達(dá)信號處理系統(tǒng)設(shè)計通常體積較大，集成度低，難以實現(xiàn)小型化和標(biāo)準(zhǔn)化，本發(fā)明總體尺寸為84.5mm×47mm(長×寬)，且重量小于50g，實現(xiàn)了小型化、標(biāo)準(zhǔn)化、模塊化設(shè)計，具有通用性好、模塊化程度高、性能指標(biāo)優(yōu)、拓展能力強(qiáng)的特點(diǎn)，這樣的設(shè)計使得系統(tǒng)不僅適用于各種應(yīng)用場景，還便于制造和維護(hù)。

22、本發(fā)明提供的4ghz瞬時帶寬的基帶處理單元，可大幅減少硬件模塊的使用，采用軟件無線電設(shè)計理念，設(shè)計通用性好、模塊化程度高、性能指標(biāo)優(yōu)的基帶處理單元。

技術(shù)特征：

1.4ghz瞬時帶寬的基帶處理單元，其特征在于，所述基帶處理單元包括信號處理板和信號采集板，所述信號處理板包括fpga模塊、高速帶寬dac模塊、第一電源模塊、接口模塊；所述信號采集板包括高速帶寬adc模塊、第二電源模塊。

2.根據(jù)權(quán)利要求1所述的基帶處理單元，其特征在于，所述基帶處理單元的工作原理是高速帶寬adc模塊采集雷達(dá)信號，fpga模塊接收到高速帶寬adc模塊的數(shù)據(jù)，并將接收到的數(shù)據(jù)經(jīng)過處理后輸出到高速帶寬dac模塊，所述第一電源模塊和第二電源模塊分別為信號處理板和信號采集板供電。

3.根據(jù)權(quán)利要求1所述的基帶處理單元，其特征在于，所述fpga模塊是信號處理的核心單元，使用軟件無線電技術(shù)處理接收到的數(shù)據(jù)，具體的處理步驟包括：

4.根據(jù)權(quán)利要求1所述的基帶處理單元，其特征在于，所述第一電源模塊和第二電源模塊均采用三級電源轉(zhuǎn)換。

5.根據(jù)權(quán)利要求1所述的基帶處理單元，其特征在于，所述接口模塊包括jtag接口，射頻端采用smp-j接頭、控制端采用焊盤形式，由fpga的ttl控制。

6.根據(jù)權(quán)利要求1所述的基帶處理單元，其特征在于，所述fpga模塊中包括pga芯片和flash存儲芯片，高速帶寬adc模塊中包括高速帶寬adc芯片，高速帶寬dac模塊包括高速寬帶dac芯片。

7.根據(jù)權(quán)利要求6所述的基帶處理單元，其特征在于，所述pga芯片和高速帶寬adc芯片之間通過lvds接口連接，所述fpga芯片和高速寬帶dac芯片之間通過lvds接口連接，所述fpga芯片用于接收高速寬帶adc芯片的數(shù)據(jù)，并將接收的數(shù)據(jù)經(jīng)過處理后輸出到高速寬帶dac芯片中，所述flash存儲芯片用于fpga程序的存儲。

8.根據(jù)權(quán)利要求6所述的基帶處理單元，其特征在于，所述高速寬帶adc芯片和高速寬帶dac芯片最高轉(zhuǎn)換速率達(dá)到9gsps(min)，輸入信號帶寬達(dá)到4ghz以上，且分辨率達(dá)到6位。

9.根據(jù)權(quán)利要求6所述的基帶處理單元，其特征在于，所述fpga芯片包含了478k的邏輯單元。

10.一種雷達(dá)信號處理方法，其特征在于，所述處理方法包括權(quán)利要求1-9任意一項所述的4ghz瞬時帶寬的基帶處理單元。

技術(shù)總結(jié)
本發(fā)明公開了4GHz瞬時帶寬的基帶處理單元和雷達(dá)信號處理方法，屬于雷達(dá)信號處理技術(shù)領(lǐng)域。本發(fā)明提供的4GHz瞬時帶寬的基帶處理單元，能實現(xiàn)4G帶寬信號的采集、回放與時延，且能夠產(chǎn)生壓制干擾；基帶處理單元由信號處理板和信號采集板組成，信號處理板包括FPGA模塊、高速帶寬DAC模塊、電源模塊、接口模塊組成，信號采集板包括高速帶寬ADC模塊、電源模塊組成。基帶處理單元采用軟件無線電架構(gòu)的先進(jìn)設(shè)計理念，對功能相通且能分時復(fù)用的單元模塊合并，實現(xiàn)小型化、標(biāo)準(zhǔn)化、模塊化設(shè)計，具有通用性好、模塊化程度高、性能指標(biāo)優(yōu)、拓展能力強(qiáng)的特點(diǎn)。

技術(shù)研發(fā)人員：李行琦,從夢龍,朱斌
受保護(hù)的技術(shù)使用者：無錫思恩電子科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/11/28