本發(fā)明涉及雷達(dá)信號(hào)處理領(lǐng)域，尤其涉及基于fpga的雷達(dá)多目標(biāo)重頻分選方法、系統(tǒng)和裝置。

背景技術(shù)：

1、在現(xiàn)代雷達(dá)系統(tǒng)中，準(zhǔn)確快速地處理和分析從多個(gè)目標(biāo)接收到的雷達(dá)信號(hào)是至關(guān)重要的。特別是在軍事和民用領(lǐng)域，如航空監(jiān)控和艦船導(dǎo)航等，對(duì)于雷達(dá)脈沖信號(hào)的高效、精確處理成為一項(xiàng)關(guān)鍵技術(shù)挑戰(zhàn)。雷達(dá)脈沖重復(fù)頻率(pri)作為雷達(dá)信號(hào)的重要特征之一，直接反映了雷達(dá)的工作模式與性能參數(shù)，同時(shí)也包含了豐富的目標(biāo)信息與電磁環(huán)境特征。

2、目前廣泛使用的雷達(dá)信號(hào)處理方法，如時(shí)差累計(jì)直方圖法(cdif)和順序直方圖法(sdif)，主要依賴于傳統(tǒng)的cpu或dsp來(lái)完成這些任務(wù)。這些方法雖然在一定程度上能夠?qū)崿F(xiàn)目標(biāo)的重頻分選，但在面對(duì)復(fù)雜多變的雷達(dá)信號(hào)時(shí)，往往存在計(jì)算量大、實(shí)時(shí)性差、易受干擾等問(wèn)題。此外，這些技術(shù)的處理速度和準(zhǔn)確性在高目標(biāo)密集區(qū)域或在電子戰(zhàn)環(huán)境下受到明顯限制，無(wú)法滿足現(xiàn)代雷達(dá)系統(tǒng)對(duì)實(shí)時(shí)性和可靠性的高要求。此外，雷達(dá)多目標(biāo)重頻分選技術(shù)中還存在一種動(dòng)態(tài)關(guān)聯(lián)法，其通過(guò)動(dòng)態(tài)調(diào)整算法參數(shù)和策略，識(shí)別和分離多個(gè)目標(biāo)的脈沖重復(fù)頻率。其優(yōu)勢(shì)在于動(dòng)態(tài)調(diào)整的誤差范圍和多pri假設(shè)的建立，通過(guò)多重假設(shè)來(lái)實(shí)現(xiàn)邏輯層面的并行處理，但這種方法的實(shí)現(xiàn)需要復(fù)雜的算法和多步驟的數(shù)據(jù)分析，這些因素會(huì)影響處理速度和存儲(chǔ)空間占用，并且動(dòng)態(tài)調(diào)整的參數(shù)依賴于額外的編程和驗(yàn)證工作。

3、隨著技術(shù)的發(fā)展，現(xiàn)場(chǎng)可編程門陣列(fpga)因其高度的靈活性、并行處理能力和可重配置性，開始在實(shí)時(shí)信號(hào)處理領(lǐng)域顯示出巨大潛力。fpga不僅可以通過(guò)硬件實(shí)現(xiàn)復(fù)雜算法的優(yōu)化與加速，從而大幅提升處理速度，減少處理延遲，還能在硬件層面實(shí)現(xiàn)數(shù)據(jù)流的高效管理。但目前缺乏一種基于fpga特點(diǎn)開發(fā)的雷達(dá)脈沖重頻分選方法。

技術(shù)實(shí)現(xiàn)思路

1、為了解決上述現(xiàn)有技術(shù)中存在的不足之處，本發(fā)明旨在提供一種基于fpga的雷達(dá)多目標(biāo)重頻分選方法、系統(tǒng)和裝置，完成復(fù)雜的雷達(dá)脈沖重頻測(cè)量和多目標(biāo)分選工作，提高電子偵察的信號(hào)處理速度，并且減少存儲(chǔ)資源的占用，提高設(shè)計(jì)靈活性。

2、為了實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明提供的技術(shù)方案包括：

3、基于fpga的雷達(dá)多目標(biāo)重頻分選方法，包括步驟：

4、s1、獲取一組脈沖序列，記錄分選開始時(shí)刻的脈沖toa值為toa0，依次記錄后續(xù)n個(gè)脈沖的toa值；

5、s2、逐個(gè)計(jì)算后續(xù)n個(gè)脈沖與toa0的到達(dá)時(shí)間差值為[dtoa1，dtoa2，…，dtoan]，將n個(gè)差值依次寫入到fpga中例化的單端口ram中；

6、s3、定義誤差允許范圍delta；定義符合pri_temp脈沖個(gè)數(shù)的參數(shù)pri_get_cnt；定義最小滿足符合pri_temp脈沖個(gè)數(shù)的參數(shù)least_p_mun；定義當(dāng)前分選次數(shù)t和目標(biāo)分選次數(shù)t；

7、s4、順序讀取一個(gè)dtoa作為臨時(shí)變量pri_temp，將2倍被讀取dtoa的值作為臨時(shí)變量multipri_temp；

8、s5、順序讀取下一個(gè)非零dtoa作為當(dāng)前dtoa與multipri_temp+delta進(jìn)行比較，若當(dāng)前dtoa在multipri_temp±delta之內(nèi)，則pri_get_cn將t的值加1，并在當(dāng)前multipri_temp上加上當(dāng)前pri_temp值作為新的multipri_temp；將當(dāng)前讀取的dtoa的地址清零；

9、s6、重復(fù)步驟s5，直至完成當(dāng)前脈沖序列的遍歷；比較當(dāng)前pri_get_cnt與least_p_mun，若pri_get_cnt大于least_p_mun，輸出當(dāng)前pri_temp作為一個(gè)目標(biāo)重頻參數(shù)，將t的值加1；

10、s7、比較當(dāng)前t與t，若t＝t，則結(jié)束本次重頻分選，清空ram，返回步驟s1獲取一組新的脈沖序列。

11、優(yōu)選的，所述步驟s4還包括：將被讀取的dtoa的地址清零。

12、優(yōu)選的，所述步驟s7還包括：若t<t，則返回步驟s4，順序讀取一個(gè)新的不為零的dtoa作為臨時(shí)變量pri_temp，并執(zhí)行后續(xù)步驟。

13、優(yōu)選的，所述步驟s5還包括：若當(dāng)前dtoa大于multipri_temp+delta，則在multipri_temp上加上一個(gè)當(dāng)前pri_temp值作為新的multipri_temp。

14、優(yōu)選的，所述步驟s6還包括：若pri_get_cnt不大于least_p_mun，則認(rèn)為當(dāng)前pri_temp不是一個(gè)目標(biāo)重頻參數(shù)，不輸出任何結(jié)果，將t的值加1。

15、本發(fā)明還提供了基于fpga的雷達(dá)多目標(biāo)重頻分選系統(tǒng)，其包括脈沖信號(hào)接收機(jī)和fpga集成電路；所述fpga集成電路包括至少一個(gè)單端口ram單元、數(shù)值計(jì)算單元和邏輯計(jì)算單元；

16、所述脈沖信號(hào)接收機(jī)用于接收前級(jí)雷達(dá)信號(hào)處理流程輸出的脈沖序列，測(cè)量脈沖信號(hào)的toa并發(fā)送給所述fpga集成電路；

17、所述fpga集成電路接收脈沖信號(hào)的toa值并執(zhí)行如權(quán)利要求1至5中任一項(xiàng)權(quán)利要求所述雷達(dá)多目標(biāo)重頻分選方法的步驟。

18、本發(fā)明還提供了基于fpga的雷達(dá)多目標(biāo)重頻分選裝置，包括存儲(chǔ)器和處理器，所述存儲(chǔ)器中存儲(chǔ)有計(jì)算機(jī)可讀指令，所述計(jì)算機(jī)可讀指令被所述處理器執(zhí)行時(shí)，使得所述處理器執(zhí)行如權(quán)利要求1至5中任一項(xiàng)權(quán)利要求所述雷達(dá)多目標(biāo)重頻分選方法的步驟。

19、有益效果

20、1、本發(fā)明通過(guò)fpga直接在硬件級(jí)別對(duì)數(shù)據(jù)流進(jìn)行管理和處理，實(shí)現(xiàn)了對(duì)雷達(dá)信號(hào)的高效實(shí)時(shí)處理。與傳統(tǒng)依賴cpu或dsp的方法相比，減少了因數(shù)據(jù)傳輸和處理延遲帶來(lái)的時(shí)間損失，確保了系統(tǒng)能夠快速反應(yīng)并適應(yīng)動(dòng)態(tài)變化的環(huán)境。

21、2、本發(fā)明僅使用一個(gè)ram資源即可完成多目標(biāo)的重頻分選，所需的ram大小直接與需要處理的目標(biāo)數(shù)量及其脈沖數(shù)量相對(duì)應(yīng)，從而在保證處理能力的同時(shí)，極大地優(yōu)化了fpga的資源利用效率，使得系統(tǒng)能夠適應(yīng)從小規(guī)模到大規(guī)模的不同雷達(dá)信號(hào)處理任務(wù)，并且提高了系統(tǒng)的可擴(kuò)展性和適應(yīng)性，還通過(guò)減少對(duì)硬件資源的需求，降低了系統(tǒng)的整體成本，提高了經(jīng)濟(jì)效率。

技術(shù)特征：

1.基于fpga的雷達(dá)多目標(biāo)重頻分選方法，其特征在于，包括步驟：

2.如權(quán)利要求1所述的基于fpga的雷達(dá)多目標(biāo)重頻分選方法，其特征在于，所述步驟s4還包括：將被讀取的dtoa的地址清零。

3.如權(quán)利要求2所述的基于fpga的雷達(dá)多目標(biāo)重頻分選方法，其特征在于，所述步驟s7還包括：若t<t，則返回步驟s4，順序讀取一個(gè)新的不為零的dtoa作為臨時(shí)變量pri_temp，并執(zhí)行后續(xù)步驟。

4.如權(quán)利要求1所述的基于fpga的雷達(dá)多目標(biāo)重頻分選方法，其特征在于，所述步驟s5還包括：若當(dāng)前dtoa大于multipri_temp+delta，則在multipri_temp上加上一個(gè)當(dāng)前pri_temp值作為新的multipri_temp。

5.如權(quán)利要求1所述的基于fpga的雷達(dá)多目標(biāo)重頻分選方法，其特征在于，所述步驟s6還包括：若pri_get_cnt不大于least_p_mun，則認(rèn)為當(dāng)前pri_temp不是一個(gè)目標(biāo)重頻參數(shù)，不輸出任何結(jié)果，將t的值加1。

6.基于fpga的雷達(dá)多目標(biāo)重頻分選系統(tǒng)，其特征在于，包括脈沖信號(hào)接收機(jī)和fpga集成電路；所述fpga集成電路包括至少一個(gè)單端口ram單元、數(shù)值計(jì)算單元和邏輯計(jì)算單元；

7.基于fpga的雷達(dá)多目標(biāo)重頻分選裝置，其特征在于，包括存儲(chǔ)器和處理器，所述存儲(chǔ)器中存儲(chǔ)有計(jì)算機(jī)可讀指令，所述計(jì)算機(jī)可讀指令被所述處理器執(zhí)行時(shí)，使得所述處理器執(zhí)行如權(quán)利要求1至5中任一項(xiàng)權(quán)利要求所述雷達(dá)多目標(biāo)重頻分選方法的步驟。

技術(shù)總結(jié)
本發(fā)明公開了基于FPGA的雷達(dá)多目標(biāo)重頻分選方法、系統(tǒng)和裝置，方法包括：獲取一組脈沖序列，記錄分選開始時(shí)刻的脈沖TOA值為TOA<subgt;0</subgt;，逐個(gè)計(jì)算后續(xù)N個(gè)脈沖與TOA<subgt;0</subgt;的到達(dá)時(shí)間差值，將N個(gè)差值依次寫入到FPGA中例化的單端口RAM中；順序讀取一個(gè)DTOA作為臨時(shí)變量PRI_TEMP，將2倍被讀取DTOA的值作為臨時(shí)變量multiPRI_TEMP；順序讀取下一個(gè)非零DTOA作為當(dāng)前DTOA與multiPRI_TEMP+Delta進(jìn)行比較，若當(dāng)前DTOA在multiPRI_TEMP±Delta之內(nèi)，則PRI_GET_cn將t的值加1，并在當(dāng)前multiPRI_TEMP上加上當(dāng)前PRI_TEMP值作為新的multiPRI_TEMP；將當(dāng)前讀取的DTOA的地址清零；重復(fù)上述步驟，直至完成當(dāng)前脈沖序列的遍歷；比較當(dāng)前PRI_GET_cnt與LEAST_P_MUN，若PRI_GET_cnt大于LEAST_P_MUN，輸出當(dāng)前PRI_TEMP作為一個(gè)目標(biāo)重頻參數(shù)。

技術(shù)研發(fā)人員：王維,曹徵鑒,史躍躍,郭明新
受保護(hù)的技術(shù)使用者：成都九洲迪飛科技有限責(zé)任公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/10