本發(fā)明屬于集成電路，具體涉及一種測試mos場效應(yīng)晶體管gidl的結(jié)構(gòu)及方法。

背景技術(shù)：

1、隨著集成電路尺寸的不斷縮小，漏電問題變得越來越嚴重。靜態(tài)功耗又叫泄漏功耗，是電路處于等待或不激活狀態(tài)時泄漏電流所產(chǎn)生的功耗。泄漏電流包含多種形態(tài)，在電路中器件處于關(guān)態(tài)或者處于等待狀態(tài)時，柵極誘導(dǎo)漏極泄漏電流（gate-induced?drainleakage，gidl）在其中占主導(dǎo)地位。

2、在集成電路設(shè)計中,靜態(tài)功耗直接影響到芯片的總功耗和工作溫度,進而影響系統(tǒng)的可靠性和壽命。隨著技術(shù)的發(fā)展,設(shè)計低靜態(tài)功耗的電路已成為提高能效和減少散熱需求的關(guān)鍵。因此，對于器件漏電的測量以及電路靜態(tài)功耗的評估越來越重要。

3、從金屬-氧化物-半導(dǎo)體場效應(yīng)晶體管（mosfet）的器件i-v曲線的角度，測量id-vg曲線時，vg<0即為器件的gidl特性。集成電路工藝上對于mos場效應(yīng)晶體管的gidl的測試是一個不可或缺的測試項，需要有專門設(shè)計的測試結(jié)構(gòu)。以n型mosfet的測試結(jié)構(gòu)為例，現(xiàn)有技術(shù)對器件的常規(guī)測試（例如g端接正壓，器件開啟的相關(guān)測試）結(jié)構(gòu)如圖1所示。然而gidl測試的是g端電壓為負，d端電壓為正的情況，如采用圖1的結(jié)構(gòu)則電流會全部從二極管跑掉而測不到漏電流。所以需要把二極管去掉才能測試gidl，如圖2所示。這造成對于mosfet的其他測試和gidl測試的結(jié)構(gòu)不能兼容，導(dǎo)致需要設(shè)計兩種類型的測試結(jié)構(gòu)，造成設(shè)計投入和測試結(jié)構(gòu)面積的增加。

技術(shù)實現(xiàn)思路

1、本發(fā)明的目的在于提出一種測試mos場效應(yīng)晶體管gidl的結(jié)構(gòu)及方法，以解決上述背景技術(shù)中提出的現(xiàn)有技術(shù)需要設(shè)計兩種類型的測試結(jié)構(gòu)導(dǎo)致設(shè)計投入和測試結(jié)構(gòu)面積增加的技術(shù)問題。

2、為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：

3、一種測試mos場效應(yīng)晶體管gidl的結(jié)構(gòu)，設(shè)置一個pad作為控制端（ctrl），在所述控制端和接地端（vss）之間連接一個反向偏置的二極管（diode），在g端和所述控制端之間連接一個熔斷器（fuse）。

4、優(yōu)選地，所述熔斷器采用聚合熔斷器（poly?fuse）或者金屬熔斷器（metal?fuse）。

5、本發(fā)明的另一目的在于提供一種測試mos場效應(yīng)晶體管gidl的方法，基于上述結(jié)構(gòu)，針對mos場效應(yīng)晶體管的常規(guī)測試：g端電壓為正，此時器件開啟，g端和d端都加正電壓，所述控制端浮空；針對mos場效應(yīng)晶體管的gidl測試時，分為以下兩步執(zhí)行：第一步，控制g端和所述控制端兩端的壓差，使所述熔斷器持續(xù)存在大電流至燒毀；第二步，在g端加負壓，d端加正壓測試gidl。

6、本發(fā)明具有以下有益效果：

7、1、一個測試結(jié)構(gòu)，實現(xiàn)器件多種特性的測試（g端接正壓或者負壓）。

8、2、節(jié)省測試結(jié)構(gòu)的面積和設(shè)計投入，降低成本。

9、本發(fā)明通過在現(xiàn)有工藝的常規(guī)mosfet測試結(jié)構(gòu)基礎(chǔ)上，增加一個fuse器件連接和一個用于控制的pad，實現(xiàn)同一個結(jié)構(gòu)，既能測試常規(guī)mosfet的測試項（例如id的線性和飽和測試等），也可以通過控制pad和gate的電壓，將添加的fuse器件燒掉，實現(xiàn)可以支撐gidl測試的結(jié)構(gòu)。

技術(shù)特征：

1.一種測試mos場效應(yīng)晶體管gidl的結(jié)構(gòu)，其特征在于，設(shè)置一個pad作為控制端，在所述控制端和接地端之間連接一個反向偏置的二極管，在g端和所述控制端之間連接一個熔斷器。

2.根據(jù)權(quán)利要求1所述的一種測試mos場效應(yīng)晶體管gidl的結(jié)構(gòu)，其特征在于，所述熔斷器采用聚合熔斷器或者金屬熔斷器。

3.一種測試mos場效應(yīng)晶體管gidl的方法，基于權(quán)利要求1所述的結(jié)構(gòu)，其特征在于，針對mos場效應(yīng)晶體管的常規(guī)測試：g端電壓為正，此時器件開啟，g端和d端都加正電壓，所述控制端浮空；針對mos場效應(yīng)晶體管的gidl測試時，分為以下兩步執(zhí)行：第一步，控制g端和所述控制端兩端的壓差，使所述熔斷器持續(xù)存在大電流至燒毀；第二步，在g端加負壓，d端加正壓測試gidl。

技術(shù)總結(jié)
本發(fā)明提供一種測試MOS場效應(yīng)晶體管GIDL的結(jié)構(gòu)及方法，屬于集成電路技術(shù)領(lǐng)域，設(shè)置一個PAD作為控制端，在所述控制端和接地端之間連接一個反向偏置的二極管，在G端和所述控制端之間連接一個熔斷器。本發(fā)明通過在現(xiàn)有工藝的常規(guī)MOSFET測試結(jié)構(gòu)基礎(chǔ)上，增加一個fuse器件連接和一個用于控制的PAD，實現(xiàn)同一個結(jié)構(gòu)，既能測試常規(guī)MOSFET的測試項，也可以通過控制PAD和GATE的電壓，將添加的fuse器件燒掉，實現(xiàn)可以支撐GIDL測試的結(jié)構(gòu)。

技術(shù)研發(fā)人員：請求不公布姓名,請求不公布姓名,請求不公布姓名,請求不公布姓名,請求不公布姓名
受保護的技術(shù)使用者：成都電科星拓科技有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2024/12/19