專利名稱：包含主從觸發(fā)器的電子電路及其測試方法
技術(shù)領(lǐng)域：
本發(fā)明的領(lǐng)域本發(fā)明涉及包含至少一個(gè)具有通過可控耦合相互連接的主部分和從部分的觸發(fā)器的電子電路的測試方法，其中，所述方法包括該觸發(fā)器靜態(tài)電流的測試。本發(fā)明還涉及包含這種觸發(fā)器的電路。
背景技術(shù)：
靜態(tài)觸發(fā)器是數(shù)字CMOS集成電路設(shè)計(jì)中的重要的基本電路塊。典型的數(shù)字CMOS集成電路可能包含幾千個(gè)觸發(fā)器。典型的主從觸發(fā)器包含通過傳輸門相互連接的主鎖存器和從鎖存器。所述鎖存器中的每一個(gè)包含允許寫入數(shù)據(jù)和鎖存數(shù)據(jù)的各自的其他傳輸門。在觸發(fā)器的操作應(yīng)用中，通過傳輸門的互補(bǔ)控制而交替地允許主部分和從部分接收或儲存數(shù)據(jù)，以便在功能上把觸發(fā)器的輸入端和輸出端分開。
靜態(tài)觸發(fā)器，例如，以CMOS制造的靜態(tài)觸發(fā)器，都遇到同樣的問題，即，不能夠通過靜態(tài)電流測試，也稱為IDDQ測試法來檢測引起固定故障(stuck-at fault)的特定橋接缺陷。橋接缺陷被認(rèn)為是造成產(chǎn)量損失的唯一的最重要的制造缺陷機(jī)制。需要為測試能力而專門設(shè)計(jì)的測試方法，以便能夠通過IDDQ測試來檢測觸發(fā)器中的這種缺陷。IDDQ測試被認(rèn)為是在改進(jìn)質(zhì)量方面對布爾測試法的補(bǔ)充，并且，在專家中，這樣的意見占優(yōu)勢，即，通過IDDQ測試技術(shù)所達(dá)到的質(zhì)量是通過任何其他測試方法所達(dá)到的質(zhì)量無法相比的。
本申請人的歐洲專利申請0633530(PHN14，520)提出把時(shí)序邏輯電路變換成組合邏輯電路。這種變換使得能夠用IDDQ測試技術(shù)來測量觸發(fā)器電路系統(tǒng)和掃描鏈路系統(tǒng)，以便檢測橋接缺陷并顯現(xiàn)這種缺陷。所述觸發(fā)器向組合邏輯電路的可逆變換能力大大地減小了測試的復(fù)雜性，并顯著地改善了故障覆蓋情況。從本質(zhì)上說，向組合電路的變換使所述觸發(fā)器變成易于鑒別的(transparent)。通過向觸發(fā)器輸入數(shù)據(jù)來確認(rèn)跨越缺陷所產(chǎn)生的邏輯沖突。整個(gè)觸發(fā)器鏈變成易于鑒別的，這大幅度地降低了測試的復(fù)雜性。
在上述歐洲專利申請0633530中所討論的測試方法中，主部分和從部分同時(shí)被啟動以再現(xiàn)成為邏輯組合的、因而適合于進(jìn)行IDDQ測試的。需要附加的電路系統(tǒng)以便能夠進(jìn)行這種向易于鑒別的狀態(tài)的轉(zhuǎn)換。例如，附加電路為時(shí)鐘信號和它的邏輯補(bǔ)碼提供單獨(dú)的控制信號。這種結(jié)構(gòu)對每個(gè)觸發(fā)器需要雙時(shí)鐘線，從而提高了成本，并且，由于必須在整個(gè)電路中保證時(shí)鐘信號和它的補(bǔ)碼之間的適當(dāng)?shù)臅r(shí)序關(guān)系，因而，這種結(jié)構(gòu)還影響設(shè)計(jì)的時(shí)序臨界值。關(guān)于時(shí)序電路到組合電路的可逆變換的進(jìn)一步的細(xì)節(jié)以及其他可能的實(shí)現(xiàn)方法，請參看上述歐洲專利申請0633530。
發(fā)明的目的本發(fā)明的目的特別是進(jìn)一步降低測試的復(fù)雜性和成本。本發(fā)明的另一個(gè)目的是允許在少量附加電路的情況下進(jìn)行觸發(fā)器的IDDQ測試。
發(fā)明概述為了所述目的，本發(fā)明提供如前序部分中說明的測試方法，其特征在于該方法包括對單向可控耦合的觸發(fā)器進(jìn)行靜態(tài)電流測試，以及所述靜態(tài)電流測試包括在時(shí)鐘控制數(shù)據(jù)從主部分轉(zhuǎn)移到從部分之后確定靜態(tài)電流。
根據(jù)歐洲專利申請0633530中所述的方法除了把觸發(fā)器變成透明的，不能通過IDDQ測試來檢測主從觸發(fā)器中特有的低電阻的橋接缺陷。但是，該方法需要附加電路以產(chǎn)生所述透明度。本發(fā)明尤其基于這樣的見解，即，如果主部分和從部分之間的耦合是單向的，那么，就沒有必要把觸發(fā)器或觸發(fā)器鏈變成透明的。
通常通過傳輸門實(shí)現(xiàn)所述可控耦合。但是，在數(shù)據(jù)從主部分轉(zhuǎn)移到從部分期間，例如，由于從部分中的橋接缺陷，主部分和從部分之間的這種雙向通道允許主部分的重寫。所述重寫是作為在這種過渡階段的電壓沖突的結(jié)果出現(xiàn)的并且在靜態(tài)下是不可檢測的。本發(fā)明人發(fā)現(xiàn)，如果主部分和從部分之間的可控耦合至少在測試期間是單向的，那么，所述電壓沖突將持續(xù)而不影響主部分的數(shù)據(jù)，因而，將可以通過IDDQ測試來檢測。
Akata的美國專利5189315介紹了一種其主部分和從部分通過緩沖電路耦合的觸發(fā)器。所述緩沖電路使主部分免受從部分的不良影響，并且，使所述觸發(fā)器適合于比無緩沖電路的觸發(fā)器中能夠達(dá)到的更高的時(shí)鐘頻率。但是，該現(xiàn)有技術(shù)對比文獻(xiàn)未提及這種電路的可測試性，更不用說使用IDDQ技術(shù)。本發(fā)明確認(rèn)這樣的事實(shí)，即，主部分和從部分之間單向耦合的觸發(fā)器非常適合于使用靜態(tài)電流法進(jìn)行測試。
所述單向耦合可以包括與雙向開關(guān)串聯(lián)的緩沖電路。例如，緩沖電路是普通的CMOS型反相器，而所述開關(guān)是普通的傳輸門。另一種方法是，所述單向耦合包括這樣的緩沖器，即，該緩沖器具有連接到主部分的第一輸入端、連接到從部分的輸出端以及用于啟動該緩沖器的控制輸入端。適當(dāng)?shù)膯雍徒刂咕哂信c控制傳輸門相同的作用。開關(guān)倒相器可以作為這樣的緩沖器。
為完整起見，請參見J.U.Horstmann等人的文章“CMOS ASIC觸發(fā)器的亞穩(wěn)度特性的理論和實(shí)驗(yàn)”，特別是其中的

圖13(b)，該文章發(fā)表于IEEE Journal ofSolid State Circuits，Vol.24，NO.1，F(xiàn)ebr.1989，pp146-157。該對比文獻(xiàn)表明開關(guān)倒相器用于整個(gè)主從觸發(fā)器中，而不是通常的傳輸門中，以便降低亞降度。開關(guān)倒相器是通過求反式時(shí)鐘控制晶體管連接在其電源端子之間的普通CMOS倒相器。不僅主部分和從部分之間的耦合，而且主部分和從部分中的開關(guān)都由這種開關(guān)倒相器構(gòu)成。但是，在本發(fā)明中，最好僅僅主部分和從部分之間的耦合是單向的，而主部分和從部分各自包含雙向開關(guān)。和本發(fā)明中所說明的電路相比，現(xiàn)有技術(shù)方案由于開關(guān)倒相器的緣故而需要更大量的附加的晶體管和時(shí)鐘控制抽頭。此外，該現(xiàn)有技術(shù)文獻(xiàn)未提及可測試性專題。
如上所述，本發(fā)明人已經(jīng)認(rèn)識到單向耦合中的緩沖器的驅(qū)動能力在觸發(fā)器的操作中起主要從用。所述驅(qū)動能力既在由IDDQ可檢測缺陷引起的電壓沖突的情況下維持靜態(tài)電流，又在正常操作使用期間允許重寫從部分。因此，本發(fā)明人認(rèn)識到這不是與測試和操作使用有關(guān)的主部分的驅(qū)動能力，而是緩沖器的驅(qū)動能力。因此，最好不讓主部分的倒相器進(jìn)入在觸發(fā)器的輸入端和輸出端之間動作的信號通道，以便減小具有單向耦合的觸發(fā)器的傳輸延遲。在上述Akata的觸發(fā)器中，信號通道包含主部分倒相器，這樣就帶來額外的、不必要的傳輸延遲。根據(jù)本發(fā)明，主部分包含第一和第二倒向器，第一倒相器的輸入端連接到單向耦合電路，而其輸出端連接到第二倒相器的輸入端。附圖的簡要描述下面參考附圖、用舉例的方法更詳細(xì)地說明本發(fā)明，附圖中圖1是典型的現(xiàn)有技術(shù)觸發(fā)器的示意圖；圖2是帶有單向耦合的觸發(fā)器的示意圖；圖3是帶有單向耦合和最佳信號通道的觸發(fā)器的示意圖；以及圖4是觸發(fā)器鏈的示意圖。
在全部圖中，相同的標(biāo)號表示相似或?qū)?yīng)的器件。
實(shí)施例的詳細(xì)描述圖1是具有典型的觸發(fā)器102的電子電路100的示意圖。觸發(fā)器102是單相時(shí)鐘主從觸發(fā)器。觸發(fā)器102包括連接到輸入端D的傳輸門TG1、主部分和從部分，所述主部分包含倒相器104和106以及傳輸門TG2、傳輸門TG3；所述從部分包含倒相器108和110以及傳輸門TG4。傳輸門TG1至TG4是由時(shí)鐘控制的。
當(dāng)時(shí)鐘信號是低電平時(shí)，傳輸門TG1和TG4導(dǎo)通，并且，傳輸門TG2和TG3閉塞，而當(dāng)時(shí)鐘信號是高電平時(shí)，傳輸門TG2和TG3導(dǎo)通，而傳輸門TG1和TG4閉塞。當(dāng)時(shí)鐘信號是低電平時(shí)，主部分104/106/TG2接收來自輸入端D的數(shù)據(jù)，同時(shí)，從部分108/110/TG4保持其先前接收到的數(shù)據(jù)。當(dāng)時(shí)鐘信號是高電平時(shí)，主部分104/106/TG2不再接收來自輸入端D的數(shù)據(jù)，而從部分108/110/TG4變成易于接收由主部分104/106/TG2提供的新數(shù)據(jù)。在無缺陷的觸發(fā)器中，從部分108/110/TG4呈現(xiàn)與從主部分104/106/TG2接收到的數(shù)據(jù)一致的狀態(tài)。
假定在從部分108/110/TG4的接點(diǎn)S1和電源端子VDD(未示出)或電源端子VSS(未示出)之間存在低電阻的橋接缺陷，分別引起持續(xù)1故障或持續(xù)0故障。在時(shí)鐘的正轉(zhuǎn)變時(shí)，傳輸門TG1和TG4從導(dǎo)通狀態(tài)轉(zhuǎn)變到閉塞狀態(tài)，而傳輸門TG2和TG3從閉塞狀態(tài)轉(zhuǎn)變到導(dǎo)通狀態(tài)。節(jié)點(diǎn)m2開始驅(qū)動節(jié)點(diǎn)S1，節(jié)點(diǎn)Q直到此刻才經(jīng)由傳輸門TG4驅(qū)動節(jié)點(diǎn)S1。到達(dá)節(jié)點(diǎn)m2的輸入由節(jié)點(diǎn)m1所確定。由于傳輸門TG1閉塞而傳輸門TG2導(dǎo)通，節(jié)點(diǎn)m1本身正經(jīng)歷過渡階段。因此，節(jié)點(diǎn)m1具有有限的驅(qū)動能力。在無缺陷的情況下，借助一對背靠背的倒相器的正反饋，使觸發(fā)器102能夠度過這個(gè)過渡階段?，F(xiàn)在，由于橋接缺陷，節(jié)點(diǎn)S1視情況而定被連續(xù)地置于VDD或VSS電平。如果在節(jié)點(diǎn)S1存在低電阻的橋接缺陷，那么，所述缺陷的驅(qū)動能力遠(yuǎn)遠(yuǎn)強(qiáng)于節(jié)點(diǎn)m2的驅(qū)動能力。結(jié)果，所述橋接缺陷經(jīng)由傳輸門TG3而將主部分104/106/TG2重寫。所述操作與SRAM單元中進(jìn)行的寫操作相似。在穩(wěn)態(tài)情況下，無電流流動，因此，用眾所周知的IDDQ測試法檢測不到缺陷。與此類似，在從部分108/110/TG4中可能存在另外的橋接和門氧化(gate-Oxide)缺陷，通過IDDQ測試檢測不到這些缺陷。為了進(jìn)行靈敏的IDDQ測試，需要提供獨(dú)立的CLOCK和CLOCK-BAR控制信號的附加電路系統(tǒng)，以便如歐洲專利申請EP-A0633530中所說明的那樣，使觸發(fā)器102變成透明的。上述缺陷的電壓檢測依賴于電路電平參數(shù)和可觀測性要求。
圖2是含有觸發(fā)器202的電子電路200的示意圖，觸發(fā)器202適合于進(jìn)行IDDQ測試而不需要附加于該觸發(fā)器的其他電路系統(tǒng)。就其功能而言，觸發(fā)器202與上述Akata電路是一致的。此外，如關(guān)于圖1所討論的那樣，假定在節(jié)點(diǎn)S1存在橋接缺陷。如果使主部分104/106/TG2免于因所述缺陷而被重寫，那么，從部分108/104/TG4中的所述橋接缺陷就是可通過IDDQ測試來檢測的。當(dāng)主部分104/104/TG2不被重寫時(shí)，邏輯沖突被持續(xù)?？梢酝ㄟ^使主部分104/106/TG2和從部分108/110/TG4之間的耦合成為單向的來達(dá)到這一點(diǎn)。注意，在圖1的觸發(fā)器102中，所述耦合僅包含傳輸門TG3，這種耦合是雙向的。例如，通過，如圖2中所示那樣在節(jié)點(diǎn)m2和傳輸門TG3之間附加倒相器204來建立主部分和從部分之間的單向耦合。假定輸入端D保持邏輯低電平，同時(shí)，時(shí)鐘也是低電平。因而，節(jié)點(diǎn)m4也是低電平。接著，時(shí)鐘轉(zhuǎn)換到邏輯高電平。時(shí)鐘的所述轉(zhuǎn)換導(dǎo)致傳輸門TG3開始導(dǎo)通。結(jié)果，在由倒相器204驅(qū)動到低電平的節(jié)點(diǎn)m4和由所述橋接缺陷驅(qū)動到高電平的節(jié)點(diǎn)S1之間產(chǎn)生邏輯沖突。只要時(shí)鐘是邏輯高電平，就遭遇這種邏輯沖突。在這種時(shí)鐘狀態(tài)期間，可檢測的mA量級的靜態(tài)電流從電源端子VDD經(jīng)由節(jié)點(diǎn)S1流入倒相器204而到達(dá)VSS。
注意，當(dāng)從倒相器110和108的輸出端取出信號時(shí)，與圖1中輸出信號的極性相比，圖2中輸出信號Q和QBAR的極性已經(jīng)轉(zhuǎn)換?？梢詮墓?jié)點(diǎn)S1，即，傳輸門TG3和倒相器108之間取出輸出信號Q。
觸發(fā)器202含有在從輸入端D到輸出端Q(或QBAR)的信號通道中串聯(lián)排列的倒相器104和204?，F(xiàn)在，當(dāng)?shù)瓜嗥?04提供用于控制從部分108/110/TG4的驅(qū)動能力時(shí)，倒相器104呈現(xiàn)一種不必存在于信號通道中的傳輸延遲。為了處理延遲臨界局面，改進(jìn)了觸發(fā)器202的結(jié)構(gòu)，以致于大大地減小了傳輸延遲。
圖3是含有改進(jìn)結(jié)構(gòu)的觸發(fā)器302的電路300的示意圖。在主部分104/106/TG2中，倒相器104和106兩者都被放入節(jié)點(diǎn)m2和節(jié)點(diǎn)m1之間的反饋通道中。測試表明，和觸發(fā)器202相比較，觸發(fā)器302的傳輸延遲降低了大約30％。觸發(fā)器302的建立時(shí)間和延遲時(shí)間之和相對于觸發(fā)器202降低了大約20％，并且，大約與觸發(fā)器102的相同。
圖4是具有串聯(lián)的觸發(fā)器402和404的電路400的示意圖。觸發(fā)器402和404是觸發(fā)器302的擴(kuò)展型，其中，倒相器406和408的輸入端分別連接到觸發(fā)器402和404的從部分的輸出端。倒相器406的輸出端連接到觸發(fā)器404的輸入端D。注意，觸發(fā)器402和404的主部分和從部分兩者都具有相同的結(jié)構(gòu)。例如，觸發(fā)器402的緩沖器204連接到主部分的輸出端，并且，緩沖器406連接到從部分的輸出端。緩沖器406在觸發(fā)器402的從部分和觸發(fā)器404的主部分之間的耦合中所起的作用與緩沖器204在同一個(gè)觸發(fā)器402的主部分和從部分之間所起的作用相同。因此，緩沖器406使得能夠?qū)τ|發(fā)器404的主部分中的持續(xù)故障進(jìn)行IDDQ檢測。
觸發(fā)器的增益-帶寬乘積是該觸發(fā)器從亞穩(wěn)態(tài)復(fù)原的速度的量度?？梢酝ㄟ^優(yōu)化各種參數(shù)(例如，閾電壓，晶體管寬高比，襯底摻雜)來改善觸發(fā)器的增益-寬帶乘積?？梢酝ㄟ^減小在對電路的內(nèi)部和外部節(jié)點(diǎn)充電和放電時(shí)所包含的RC時(shí)間來改善具有限定晶體管尺寸的觸發(fā)器的增益-帶寬乘積。因此，預(yù)計(jì)觸發(fā)器302的亞穩(wěn)態(tài)行為優(yōu)于觸發(fā)器202的亞穩(wěn)態(tài)行為。已經(jīng)報(bào)道，由于使用時(shí)鐘控制的倒相器代替?zhèn)鬏旈T而改善了觸發(fā)器和鎖存器的亞穩(wěn)態(tài)。但是，由于需要比較多的晶體管數(shù)目以及降低了最高觸發(fā)率，因此，邏輯電路設(shè)計(jì)者并不普遍使用這種辦法。此外，建立時(shí)間和保持時(shí)間之間的窗口也可以稱為亞穩(wěn)態(tài)窗口。在這個(gè)窗口中，就數(shù)據(jù)的變更而言，觸發(fā)器的行為是不確定的。因此，在該窗口中，數(shù)據(jù)的變更可能導(dǎo)致亞穩(wěn)態(tài)。對于堅(jiān)韌觸發(fā)器而言，這種窗口的寬度可能是該觸發(fā)器的品質(zhì)因素。由于觸發(fā)器202和302具有顯著短于普通觸發(fā)器102的建立時(shí)間和保持時(shí)間，因此，觸發(fā)器202和302從本質(zhì)上說具有比普通觸發(fā)器102少的亞穩(wěn)態(tài)窗口?？傊?，可進(jìn)行IDDQ測試的觸發(fā)器302為高性能的觸發(fā)器結(jié)構(gòu)提供一種極好的供選擇的方案。
圖1至3分別示出至少包含一個(gè)觸發(fā)器102、202和302的電路100、200和300。一個(gè)集成數(shù)字或混合電路一般包含幾千個(gè)觸發(fā)器。為了免于使這些示意圖模糊不清，僅僅詳細(xì)地描繪了單一的觸發(fā)器。圖1至4示出僅僅作為功能表示法的倒相器。顯然，可以用其他倒相邏輯門，例如，“與非”門和“或非”門來代替。
權(quán)利要求
1.包含至少一個(gè)帶有通過可控耦合相互連接的主部分和從部分的觸發(fā)器的電子電路的測試方法，該方法包括所述觸發(fā)器靜態(tài)電流的測試，其特征在于該方法包括對可控耦合是單向耦合的觸發(fā)器進(jìn)行靜態(tài)電流測試，靜態(tài)電流測試包括在時(shí)鐘控制數(shù)據(jù)從主部分轉(zhuǎn)移到從部分之后測定靜態(tài)電流。
2.包含帶有通過可控單向耦合相互連接的主部分和從部分的觸發(fā)器的電子電路，其中，所述主部分和從部分中的每一個(gè)具有各自的雙向開關(guān)，并且，所述主部分包含第一和第二倒相器，其特征在于所述第一倒相器的輸入端連接到單向耦合電路。
3.權(quán)利要求2的電路，其特征在于所述耦合電路包含緩沖器。
4.權(quán)利要求2的電路，其特征在于所述從部分包含第三和第四倒向器，所述第三倒相器的輸入端連接到單向耦合電路，所述觸發(fā)器包含其輸入端連接到第三倒相器的輸入端并且連接到所述單向耦合電路的輸出緩沖器。
全文摘要
一種主部分和從部分通過緩沖器相互連接的觸發(fā)器。主部分的倒相器位于從輸入端到輸出端的信號通道之外，同時(shí)，所述緩沖器為I
文檔編號G01R31/317GK1131985SQ95190769
公開日1996年9月25日 申請日期1995年6月29日 優(yōu)先權(quán)日1994年7月5日
發(fā)明者M·沙迪夫 申請人:菲利浦電子有限公司