專利名稱：測試帶有多個存儲器簇的多簇存儲器件的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多簇存儲器件，更具體地說，涉及一種改進(jìn)的用于多簇存儲器件的多簇聯(lián)鎖方案和相應(yīng)的測試方式。
眾所周知，多簇存儲器件(multibank memory device)中的整個存儲陣列被分成功能一致的存儲器簇(memory banks)。每個存儲器簇典型地有相同數(shù)目的字線和位線，這些簇可以彼此獨(dú)立地啟動。結(jié)果，用于啟動一個簇的行地址不必和用于啟動其它簇的其它行地址相同。
眾所周知，通過行地址來啟動字線會導(dǎo)致與啟動字線相連的所有存儲單元被閂鎖在用于每個相應(yīng)位線的讀出放大器中。在傳統(tǒng)的標(biāo)準(zhǔn)操作模式中，每個讀和寫命令提供簇選擇信息和一列地址，以選擇一簇的啟動字線的一具體位線。也就是，首先，簇選擇信息被用來選擇一個簇，只有在這個簇中列地址用于選擇從相應(yīng)讀出放大器中讀出的數(shù)據(jù)(或?qū)懭霐?shù)據(jù))。然而，由于這里僅有一個公享數(shù)據(jù)通道，只有一個簇可以存儲相關(guān)系統(tǒng)寫入數(shù)據(jù)線上的數(shù)據(jù)或驅(qū)動系統(tǒng)讀出數(shù)據(jù)線上的數(shù)據(jù)。
結(jié)果，傳統(tǒng)的多簇存儲器件的測試一次只能執(zhí)行一個簇。雖然這種方法可以進(jìn)行存儲器簇的測試，但是逐個對簇順序執(zhí)行這種方法是過于費(fèi)時的，因此這是不允許的。
根據(jù)本發(fā)明的一方面，一種測試帶有多個存儲器簇的多簇存儲器件的方法，包括以下步驟啟動所述多個存儲器簇中的兩個或更多個，以參與測試；選擇至少一個與每個被啟動存儲器簇之中的存儲單元相應(yīng)的公用存儲地址；同時向選定的每個被啟動存儲器簇的存儲單元中寫入測試數(shù)據(jù)；同時讀出以前向所選定的每個被啟動存儲器簇的存儲單元中寫入的測試數(shù)據(jù)；和比較從每個被啟動存儲器簇中讀出的測試數(shù)據(jù)和從其它被啟動存儲器簇讀出的測試數(shù)據(jù)，如果確定為匹配，那么，表明通過狀態(tài)，否則，表明失敗狀態(tài)。
根據(jù)本發(fā)明的另一方面，一種有選擇地訪問多簇存儲器件的存儲器簇的方法，其中，多簇存儲器件包括一公用內(nèi)部數(shù)據(jù)通道，它工作連接到多個存儲器件之上，上述方法包括以下步驟提供一簇啟動信號，簇啟動信號顯示多個存儲器簇的哪些簇被啟動；通過公用內(nèi)部數(shù)據(jù)通道允許從啟動的簇中順序內(nèi)部讀取數(shù)據(jù)或向啟動的簇中順序內(nèi)部寫入數(shù)據(jù)；和通過公用內(nèi)部數(shù)據(jù)通道拒絕從未啟動的簇中順序讀取數(shù)據(jù)或向未啟動的簇中順序內(nèi)部寫入數(shù)據(jù)。
最好是，本發(fā)明提供一多簇DRAM器件測試模式和一簇聯(lián)鎖方案，多簇DRAM器件測試模式大大減少了測試所有相關(guān)的多簇DRAM器件的簇總測試時間，簇聯(lián)鎖方案在測試過程和正常操作模式過程中根據(jù)簇提供一數(shù)據(jù)通道鎖定特征。
參考附圖，通過下面對本發(fā)明實施例的詳細(xì)介紹，本發(fā)明的這些和其它目的、特征和優(yōu)點(diǎn)就會更加明顯。附圖中

圖1是一方框圖，示出了根據(jù)本發(fā)明實現(xiàn)簇聯(lián)鎖方案和測試模式的多簇DRAM器件；圖2是本發(fā)明數(shù)據(jù)通道簇選擇邏輯布置用的實例性邏輯真值表；圖3是本發(fā)明通過/失敗邏輯和芯片外驅(qū)動器塊用實例性邏輯真值表。
首先，參考圖1，通過一多簇存儲器件(multibank memory device)10的相關(guān)部分示出了本發(fā)明的實施例。這種存儲器件包括隨機(jī)存取存儲器(RAM)；動態(tài)隨機(jī)存取存儲器(DRAM)；同步DRAM(SDRAM)；只讀存儲器(ROM)或歸并DRAM-邏輯電路(嵌入或DRAM)。在一個實施例中，存儲器件包括一DRAM。應(yīng)當(dāng)理解，為了清楚起見，僅示出了一位數(shù)據(jù)通道；然而，很明顯本發(fā)明的實施可延伸至包括具有較大數(shù)目平行數(shù)據(jù)位(如8,16,32,64位數(shù)據(jù)總或更大)的更實用的數(shù)據(jù)總線結(jié)構(gòu)。
如圖所示，一多簇DRAM器件10包括N個簇。多簇存儲器件優(yōu)選為多簇SDRAM器件，盡管其它類型的多簇DRAM器件也可以實施本發(fā)明的技術(shù)。各個簇，簇0(塊12)、簇1(塊14)、至簇N(塊16)，通過分別選擇信號簇線MX0,MX1至MXN，與數(shù)據(jù)通道簇選擇邏輯20工作連接。另外，每個存儲器簇工作連接到兩條系統(tǒng)讀出數(shù)據(jù)線，即SRDLT(system read data linetrue，系統(tǒng)讀出數(shù)據(jù)線真)和SRDLC(system read data line complement，系統(tǒng)讀出數(shù)據(jù)線補(bǔ)碼)，它們也工作連接到測試模式通過/失敗邏輯22上，這一點(diǎn)將在下面解釋，并且測試模式通過/失敗邏輯22本身工作連接到片外驅(qū)動器24(OCD,off chip driver)上。同樣，每個存儲器簇工作連接到兩條系統(tǒng)寫數(shù)據(jù)線，即SWDLT(system write data line true，系統(tǒng)寫數(shù)據(jù)線真)和SWDLC(systemwrite data line complement，系統(tǒng)寫數(shù)據(jù)線補(bǔ)碼)上，它們工作連接到數(shù)據(jù)接受器26上。外部數(shù)據(jù)輸入/輸出線(DQ線)工作連接到OCD24和數(shù)據(jù)接受器26上。另外，如圖所示，每個存儲器簇工作連接到一地址總線28和一控制信號總線30?？偩€28的地址信號可以通過地址邏輯17用傳統(tǒng)的方法產(chǎn)生，而控制信號(如讀/寫命令)可以通過控制邏輯18用傳統(tǒng)的方法產(chǎn)生。地址信號和控制信號分別從外面由片外DRAM控制器電路提供到地址邏輯17和控制邏輯18中。
響應(yīng)于外部控制信號(如DRAM控制器，未顯示)，控制邏輯18產(chǎn)生簇啟動(BA
)信號、一簇選擇(BS)信號、和一壓縮測試模式(TMC,compression test mode)信號。這三個信號提供到數(shù)據(jù)通道簇選擇邏輯20。另外，通過/失敗邏輯22接受TMC信號和一輸出允許(OE,output enable)信號(也是由控制邏輯18產(chǎn)生的)。通過這里描述的本發(fā)明的教導(dǎo)，本領(lǐng)域的技術(shù)人員就能夠?qū)嵤┻@種邏輯控制電路(控制邏輯18)，所以，在此不再贅述。
盡管SRDLT和SWDLT以分開的數(shù)據(jù)線進(jìn)行了說明，但是它們可以是一條雙向數(shù)據(jù)線。同樣，SRDLC和SWDLC可以是另一條雙向數(shù)據(jù)線。另外，采用真/補(bǔ)碼數(shù)據(jù)線的設(shè)計是可以用其它方式替代的。另外，也可以采用帶有數(shù)據(jù)有效信號的一單條讀數(shù)據(jù)線和一單條寫數(shù)據(jù)線。
總的說來，本發(fā)明提供了一種獨(dú)特的測試模式，它明顯地減少了與多簇DRAM器件的簇測試有關(guān)的時間。根據(jù)本發(fā)明，如下面的詳細(xì)說明所述，測試模式同時測試存儲單元的所有被啟動存儲器簇，其通過對數(shù)據(jù)位的并行寫/讀來測試。結(jié)果，一條寫命令等效于分別對應(yīng)N個不同簇的N條順序?qū)懨?；而一條讀命令提供通過/失敗信號，作為讀所有N個簇的壓縮的結(jié)果。例如，如果對每個存儲器簇測試模式相同，那么，在每個存儲器簇的啟動過程中，行地址是相同的。此時，如果所有簇的讀出數(shù)據(jù)和寫入數(shù)據(jù)相同，則測試的結(jié)果就是“通過”。如果數(shù)據(jù)不一致，于是測試到“失敗”，器件可被取下，或者，如果是在預(yù)熔測試中(下面將介紹)，存儲器的失敗部分可以被修復(fù)或用備用部分來替代。
雖然，本發(fā)明的測試模式在每個存儲器簇中可以用相同的局部測試模式，結(jié)果，在啟動過程中，每個存儲器簇的行地址相同，測試模式還可以壓縮非對應(yīng)字線。很明顯，當(dāng)被壓縮的數(shù)據(jù)來自芯片的遠(yuǎn)離區(qū)域時，可以使多位錯誤導(dǎo)致錯誤測試結(jié)果的可能性減為最小。這一點(diǎn)將在下面解釋。
現(xiàn)在參考圖2，示出了本發(fā)明獨(dú)特測試模式和鎖定功能的實施例，其對應(yīng)于輸入到器件10的數(shù)據(jù)通道簇選擇邏輯20的信號(BS,BA,TMC)和從此邏輯20輸出的信號(MX)。請注意，為了方便在表和該說明書之間參考對照，在表中插入了列號(C)和行號(R)。列1代表本發(fā)明允許和不允許(禁止)測試模式的測試模式信號(TMC)。所以，通過賦予邏輯0為禁止條件和邏輯1為允許條件，可以看出行1-6(TMC=0)表示器件10的正常操作(非測試模式或測試模式不允許)，而行7(TMC=1)表示器件處于測試模式中。當(dāng)然，必須理解的是所采用的邏輯標(biāo)記也可以互換過來，即，邏輯0表示允許功能，而邏輯1表示禁止功能。這種標(biāo)記對本發(fā)明并不十分重要。
另外，列2-5代表簇選擇(BS)信號的各個位。雖然，在最高有效位(MSB)(列2)和最低有效位(LSB)(列5)之間示出的是兩位，根據(jù)所選取的簇數(shù)，BS信號的位數(shù)可多可少。另外，列6-9表示各個簇啟動(BA)信號，其中，列6表示簇0的啟動(BA0信號)；列7表示簇1的啟動(BA1信號)；列9表示簇N的啟動(BAN信號)。列8僅表示在簇1和簇N之間所有可能被啟動的簇。同樣，列10-13表示各個選擇簇(MX)信號，其方式與BA信號所用方式相似。
下面將介紹正常操作(非測試模式)的例子。行1示出了簇0的選擇和啟動。BS信號的各位均是邏輯0，這表示通過外部控制電路(DRAM控制器)而選擇了簇0。接著，BA0信號(列6)被設(shè)定為邏輯1，它表示簇0被啟動。BA信號的剩余部分是“無關(guān)緊要”(“don′t cares”)(×)，因為，在此處無論其它簇是否被啟動都沒有關(guān)系，因為，根據(jù)BS信號的條件，只有簇0被選取。因此，MX0信號(列10)也被設(shè)定為1，所以，從內(nèi)部選擇簇0，如圖1所示。所有其它MX信號都是邏輯0，從而不會從內(nèi)部選取這種未選擇(也就是，沒有通過BS信號選址)的簇。這樣行1說明了簇0的讀或?qū)懖僮?。是讀操作還是寫操作是通過外部DRAM控制器用傳統(tǒng)的方法來確定的。
接著，行2顯示通過BS信號試圖選擇簇0。然而，因為BA0信號沒有被啟動，結(jié)果BA0信號是邏輯0,MX0信號沒有被設(shè)定，所以，簇0沒有被從內(nèi)部選擇。所以，如果一簇沒有被由適當(dāng)設(shè)定的BA信號啟動，那么不管BS信號的條件如何，簇永遠(yuǎn)不會被選取。
行3和行4分別示出了與行1和行2所示相同條件，但是它們是關(guān)于簇1的。也就是，行3是簇1讀或?qū)憯?shù)據(jù)操作，行4示出了簇1不能執(zhí)行讀/寫操作。同樣，行5和6顯示的是簇N的相同內(nèi)容。
所以，可以理解，通過控制BA信號，從而提供本發(fā)明獨(dú)特的聯(lián)鎖特性。正如參考行2,4和6顯示和所介紹的，即使為了選擇各個簇的簇選擇信號(BS)被設(shè)定為邏輯1，實際上簇也不會通過適當(dāng)選擇簇(MX)信號而從內(nèi)部被選取，除非設(shè)置了適當(dāng)?shù)拇貑?BA)信號。所以，本發(fā)明能鎖定和釋放多簇DRAM器件中的一個簇和/或多個簇。也就是，如果某些簇沒有被啟動，那么，它們就不能訪問器件的內(nèi)部數(shù)據(jù)線，所以它們不執(zhí)行讀/寫操作。這種獨(dú)特的聯(lián)鎖方案可以用于正常操作(這一點(diǎn)上面已進(jìn)行了介紹)，也可以用于測試模式(下面將解釋)。
參考圖2中表的行7，它示出了測試模式(TMC)信號被設(shè)定為邏輯1，所以，能啟動本發(fā)明的測試模式。結(jié)果，提供到器件中的簇選擇(BS)信號的條件沒有關(guān)系(“don′t care”)。然而，簇啟動(BA)信號確定哪個簇處于測試之中。列6-9表示簇0～N被啟動；然而，測試模式中被啟動的簇較少(可少至一個)。MX信號根據(jù)BA信號來設(shè)定。如表中所示，MX0～MXN被設(shè)定，從而從內(nèi)部選擇簇0～N。列6-12中所用的名稱(BA0,BA1,…,BAN)用于突出BA信號和MX信號之間的對應(yīng)關(guān)系；然而，根據(jù)這里所用的邏輯標(biāo)記，每個信號以邏輯1的形式出現(xiàn)，表示信號允許(也稱使能)。當(dāng)然，如上所述，邏輯0可以用來表示允許狀態(tài)，而邏輯1表示禁止?fàn)顟B(tài)。
因此，隨著測試模式被允許，啟動(用BA信號)和選擇(用MX信號)所需簇，一單條寫(或?qū)懶盘柦M)命令可以被發(fā)出(還是通過外部DRAM控制器)，然后，一測試模式被(用地址總線28提供列地址)并行寫入被啟動的每個存儲器簇的存儲單元(如，每個存儲器簇一個存儲單元，除非一寫信號組命令被發(fā)出，此時，每個存儲器簇多于一個存儲單元被寫入)。如上所述，單條寫命令相當(dāng)于N個不同簇的N條順序?qū)懨?，N是被啟動存儲器簇的數(shù)目。另外，BA信號可以起著為此時沒有選來進(jìn)行測試的簇鎖定訪問數(shù)據(jù)線。當(dāng)測試模式數(shù)據(jù)被寫入啟動存儲塊以后，提供一讀命令，獲取通過或失敗信息，作為并行讀取的壓縮結(jié)果，并比較所有N個簇的數(shù)據(jù)。
應(yīng)當(dāng)理解，測試模式中的確切的測試圖(test pattem)對本發(fā)明并不重要，熟悉該技術(shù)的人都可以根據(jù)所用測試圖來實施確定通過/失敗狀態(tài)的可接受的方法。然而，現(xiàn)在參考圖3，示出了一真值表，它顯示了連同芯片外驅(qū)動器24(圖1)一起實施通過/失敗邏輯22(圖1)有關(guān)的可能結(jié)果的實例。因為通過/失敗邏輯的確切實施取決于所采用的數(shù)據(jù)線的類型，其實施對本發(fā)明并不重要，結(jié)果，表3僅表示由本發(fā)明簇聯(lián)鎖方案和測試模式提供的獨(dú)特并行寫/讀操作中的處理結(jié)果的實例。
列和行數(shù)也是提供來為了方便表格和說明書之間的對照。列1-4表示在測試模式為禁止時(TMC=0)，系統(tǒng)讀數(shù)據(jù)線真/補(bǔ)碼(SRDLT和SRDLC)、輸出允許(OE)信號和器件外部輸入/輸出數(shù)據(jù)(DQ)線的邏輯條件的實例。列5-8表示當(dāng)測試模式啟動時(MC=1)，上述各項邏輯條件的實例。
所以，首先參考列1-4，從中可以看出，在正常操作(非測試模式)時，SRDLT和SRDLC將數(shù)據(jù)送至芯片外驅(qū)動器24。所以，如列1所示，當(dāng)SRDLT是邏輯0時，互補(bǔ)線SRDLC是邏輯1。然后，正如所知道的那樣，如果OE信號被設(shè)定，那么，在DQ線上的輸出數(shù)據(jù)位為邏輯0。另外，當(dāng)SRDLT為邏輯1時，SRDLC為邏輯0，假設(shè)OE信號被設(shè)定，那么，DQ線是邏輯1。
在列3中，SRDLT和SRDLC都被預(yù)先設(shè)定為邏輯1，結(jié)果，DQ線位于高阻(HiZ)狀態(tài)，沒有數(shù)據(jù)從芯片外驅(qū)動器向外輸出。列4示出了一無效狀態(tài)，更確切地說，如果器件將正常模式正確操作時，不可能出現(xiàn)的狀態(tài)。也就是，SRDLT和SRDLC都為邏輯0。這種狀態(tài)要求SRDLT和SRDLC同時放電，這是不可能發(fā)生的，因為在正常操作模式中一次僅選擇一個簇而其它簇沒有啟動。所以，列4中的DQ表示為無效/不可能。當(dāng)然，如果采用相反的邏輯極性，那么，SRDLT和SRDLC的狀態(tài)為邏輯1時為無效/不可能，而SRDLT和SRDLC的狀態(tài)為邏輯0時表示高阻態(tài)(HiZ)輸出。
如上所述，為了顯示本發(fā)明，采用真/補(bǔ)碼數(shù)據(jù)線，這是隨意性的選擇。真/補(bǔ)碼數(shù)據(jù)線的優(yōu)點(diǎn)在于當(dāng)兩個線都被預(yù)先設(shè)定為邏輯1時，一個或兩個預(yù)先設(shè)定的線被一存儲單元置為邏輯0，那么，你就知道DQ線上輸出的是無效數(shù)據(jù)。用單個數(shù)據(jù)信號時，必須提供數(shù)據(jù)有效信號以表示從器件中正式輸出了有效數(shù)據(jù)。然而，根據(jù)本發(fā)明，兩種方法都可以采用。
現(xiàn)在參考列5-8，示出了本發(fā)明的測試模式。必須理解的是預(yù)先確定的測試圖被首先并行寫入SWDLT和SWDLC上的啟動數(shù)據(jù)簇。例如，簇啟動信號(BA
)表示哪個簇將被測試。TMC變成邏輯1，從而進(jìn)入測試模式，此時，BS信號被忽略(don′t care，如圖2所示)。OE信號將為邏輯0，以表示一寫操作。接著，一列地址被地址邏輯17解碼，提供到地址總線28上(行地址也被預(yù)先從此處提供)，并且，一寫命令被控制邏輯18解碼，提供到控制信號總線30上。如果一邏輯1被首先寫入到每個存儲器簇相同的列地址中，那么，SWDLT將為邏輯1(SWDLC將為邏輯0)，所以，對應(yīng)于上述列地址，邏輯1被并行寫入每個存儲器簇的每個存儲單元中。然后，列地址被改變或被加1，相應(yīng)于下一個列地址，SWDLT上的下一個數(shù)據(jù)值(邏輯0和另一邏輯1)被并行寫入每個存儲器簇中的每個存儲單元中。所以，整個測試圖用這種方法寫入各個存儲器簇中。
現(xiàn)在，當(dāng)從啟動的簇中讀取數(shù)據(jù)時，一讀命令被控制邏輯18解碼，提供到控制信號總線30上，OE信號變?yōu)檫壿?。接著，對應(yīng)于碼的列地址的每個存儲器簇的每個存儲單元中的數(shù)據(jù)位被并行讀出，提供到通過/失敗邏輯22(圖1)中。如果，所有的存儲單元具有相同的數(shù)據(jù)(邏輯1或邏輯0)，也就是，匹配，那么，將獲得一測試通過狀態(tài)；然而，若至少一個簇輸出的值不同，那么，將會顯示出測試失敗的狀態(tài)。
圖3中的表示出了這個概念。列5表示SRDLT為邏輯0，而SRDLC仍保持為邏輯1。這表明與各列地址相應(yīng)的所有存儲單元正在存儲一邏輯0。假設(shè)這就是在寫操作過程中寫入這種單元中的值，那么，測試的那部分就存在通過狀態(tài)。這是用DQ線上輸出的邏輯0來表示的。另一方面，列6表示SRDLC為邏輯0，而SRDLT仍保持為邏輯1。這就表明與下一個各列地址相應(yīng)的所有存儲單元正在存儲邏輯1。還假設(shè)這就是在寫操作過程中寫入這種單元的值，那么，測試的這部分也為通過狀態(tài)。與列5中的狀態(tài)相同，結(jié)果以一邏輯0示于DQ線上。應(yīng)當(dāng)理解，DQ線上的邏輯電平輸出(如表1所示)是任意的，可以用多種方法來實施。也就是，可以這樣形成通過/失敗邏輯22，使邏輯1在DQ線上輸出來表示通過狀態(tài)，而不是用表中所示的邏輯0。另外，讀數(shù)據(jù)線上的實際數(shù)值可以在DQ線上輸出，作為通過或失敗狀態(tài)的標(biāo)記，例如，列5中的DQ為邏輯0，而列6中的DQ為邏輯1。
列7顯示SRDLT和SRDLC都不在驅(qū)動數(shù)據(jù)的狀態(tài)，也就是，既得不到數(shù)據(jù)，又沒有簇被啟動，根據(jù)本發(fā)明的鎖定特性，沒有簇可以進(jìn)入數(shù)據(jù)通道。所以，SRDLT和SRDLC保持為邏輯1，此時，DQ線處于高阻抗(HiZ)狀態(tài)。現(xiàn)在，參考列8,SRDLT和SRDLC都為邏輯0。如果例如在列地址的幫助下寫入簇單元的數(shù)值為邏輯0，那么將會存在這種狀態(tài)。通常，如果出現(xiàn)這種情況，SRDLT將仍然為邏輯0，然而，SRDLC將為邏輯1。使SRDLC也為邏輯0的唯一方式是其中具有寫入的邏輯0的主存儲單元的至少一個表示一邏輯1，使SRDLC為邏輯0。這表明這種存儲單元出現(xiàn)了問題，因為開始寫入的是邏輯0，而從中讀出的為邏輯1。所以，根據(jù)表中列5所示通過/失敗狀態(tài)的邏輯電平輸出，DQ線上輸出邏輯1，來表示一失敗狀態(tài)。另外，也可以用其它邏輯或數(shù)據(jù)線狀態(tài)來表示測試失敗狀態(tài)，如迫使DQ線為HiZ狀態(tài)。
最后，表中列9顯示出了發(fā)出寫命令且測試模式?jīng)]有啟動時所發(fā)生的情況。OE信號變?yōu)檫壿?，結(jié)果，不再讀取測試結(jié)果，所以，SRDLT和SRDLC無關(guān)緊要(don′t care)(×)。
應(yīng)當(dāng)理解，可以運(yùn)行本發(fā)明的測試模式來提供一簡單通過/失敗結(jié)果，以顯示整個陣列中的一個簇處于具有缺陷狀態(tài)。這對測試圖(test pattem)被寫入整個存儲陣列(或其中一部分)的總體測試存儲器件來說很有用，存儲器件在一定時間內(nèi)處于加電狀態(tài)，然后存儲的測試圖被讀出，并與以前所寫入的數(shù)據(jù)圖(data pattem)進(jìn)行比較。另外，代替使存儲器件處于空載的狀態(tài)，器件可以受到芯片中引入的傳導(dǎo)性和/或輻射噪音的干擾，然后讀出數(shù)據(jù)并進(jìn)行比較，看一看是否由噪音對數(shù)據(jù)產(chǎn)生負(fù)影響。在預(yù)熔測試(prefuse testing)時，一產(chǎn)生簡單通過/失敗指示的單個讀循環(huán)不足以查出失敗源，此時，需要有多個N次讀循環(huán)(N+1)(直至固定的失敗循環(huán)數(shù))來辨別哪個或哪些簇失敗。所以，一旦失敗的簇被查出，受影響的字線或位線可以分別被一備用字線或位線取代。
另外，如上所述，本發(fā)明的測試模式允許壓縮非對應(yīng)字線。也就是，每個存儲器簇對應(yīng)的字線不必被讀取(或?qū)懭?。所以，例如第一字線可以從第一被啟動存儲器簇中讀出，第十五字線可以從第二被啟動存儲器簇中讀出，第三十字線可以從第三被啟動存儲器簇中讀出，等等。具有了這種能力，如果被壓縮的數(shù)據(jù)出自器件的非響應(yīng)字線(它位于芯片的遠(yuǎn)端區(qū)域)，那么，多位錯誤造成錯誤測試的可能性會減為最小。換句話說，根據(jù)測試圖，多位錯誤被錯構(gòu)成通過狀態(tài)的機(jī)會可以被大大地減少。
本發(fā)明的壓縮測試模式可以和已有的壓縮測試模式進(jìn)行比較，在已有的模式中，一個簇的一個字線中的數(shù)個數(shù)據(jù)位在測試模式中可以被壓縮，以幫助減少一個字線上所需順序列訪問命令的數(shù)目。在這種狀態(tài)下，所用測試圖受到限制，因為邏輯1和邏輯0的位置和距離必須適合壓縮方案(compressionscheme)。
另外，在這里所介紹的測試過程中，任何寫或讀命令的簇選擇(BS)信號被掩蔽，且每個啟動的簇和其數(shù)據(jù)通道可以被內(nèi)部選擇。所以，處于測試模式的簇數(shù)目在用戶使用簇啟動和預(yù)加電命令的任何時候都能夠變化。如上所述，非被啟動存儲器簇既不能存儲數(shù)據(jù)，也不能提供數(shù)據(jù)，所以，它們的數(shù)據(jù)通道不被選取。
可以理解，傳統(tǒng)的存儲器件電路(如地址解碼器等)可以是地址邏輯17和控制邏輯18或為簡化起見未顯示出部分的一部分。另外，盡管沒有明確示出，所有未示出的傳統(tǒng)控制信號(如數(shù)據(jù)通道時鐘)都可以通過控制信號總線來提供。本領(lǐng)域的技術(shù)人員將會知道這種傳統(tǒng)的機(jī)構(gòu)和信號可以通過已知的方式來提供。
盡管這里已參考附圖介紹了本發(fā)明的實施例，可以理解，本發(fā)明不局限于這些實施例，本領(lǐng)域的技術(shù)人員在不背離本發(fā)明的發(fā)明范疇的前提下可以對本發(fā)明進(jìn)行各種變化和修改。
權(quán)利要求
1．一種測試帶有多個存儲器簇的多簇存儲器件的方法，包括以下步驟啟動所述多個存儲器簇中的兩個或更多個，以參與測試；選擇至少一個與每個被啟動存儲器簇之中的存儲單元相應(yīng)的公用存儲地址；同時向選定的每個被啟動存儲器簇的存儲單元中寫入測試數(shù)據(jù)；同時讀出以前向所選定的每個被啟動存儲器簇的存儲單元中寫入的測試數(shù)據(jù)；和比較從每個被啟動存儲器簇中讀出的測試數(shù)據(jù)和從其它被啟動存儲器簇讀出的測試數(shù)據(jù)，如果確定為匹配，那么，表明通過狀態(tài)，否則，表明失敗狀態(tài)。
2．根據(jù)權(quán)利要求1所述的方法，其中，一測試圖分別被寫入每個被啟動存儲器簇中多個共同的選定存儲單元中，每個存儲器簇中的每個共同選定的存儲單元被同時寫入。
3．根據(jù)權(quán)利要求2所述的方法，其中，以前寫入多個共同選定的存儲單元中的測試圖的至少一部分被同時讀取，并對其進(jìn)行比較，以確定通過和失敗狀態(tài)。
4．根據(jù)權(quán)利要求2所述的方法，其中，每個被啟動存儲器簇中的多個選定的存儲單元構(gòu)造于多個字線之中，其中，存儲在非對應(yīng)字線中的測試圖的多個部分被同時從被啟動存儲器簇中讀出，并對其進(jìn)行比較，以確定一通過/失敗狀態(tài)。
5．一種有選擇地訪問多簇存儲器件的存儲器簇的方法，其中，多簇存儲器件包括一公用內(nèi)部數(shù)據(jù)通道，它工作連接到多個存儲器件之上，上述方法包括以下步驟提供一簇啟動信號，簇啟動信號顯示多個存儲器簇的哪些存儲器簇被啟動；通過公用內(nèi)部數(shù)據(jù)通道允許從被啟動的存儲器簇中順序內(nèi)部讀取數(shù)據(jù)或向被啟動的存儲器簇中順序內(nèi)部寫入數(shù)據(jù)；和通過公用內(nèi)部數(shù)據(jù)通道拒絕從未啟動的存儲器簇中順序讀取數(shù)據(jù)或向未啟動的存儲器簇中順序內(nèi)部寫入數(shù)據(jù)。
6．一種用于測試帶有多個存儲器簇的多簇存儲器件的裝置，該裝置包括用于啟動多個存儲器簇中的兩個或更多個以參與測試的機(jī)構(gòu)；用于選擇與每個被啟動存儲器簇中的存儲單元相應(yīng)的至少一個公用存儲地址的機(jī)構(gòu)；用于同時向每個被啟動存儲器簇的選定存儲單元中寫入測試數(shù)據(jù)的機(jī)構(gòu)；用于同時讀取以前寫入每個被啟動存儲器簇的選定存儲單元中的測試數(shù)據(jù)的機(jī)構(gòu)；和用于比較從每個被啟動存儲器簇中讀出的測試數(shù)據(jù)和從每個其它被啟動存儲器簇中讀出的測試數(shù)據(jù)的機(jī)構(gòu)，如果確定為匹配，那么便顯示通過狀態(tài)，否則顯示失敗狀態(tài)。
7．根據(jù)權(quán)利要求6所述的裝置，其中，一測試圖分別寫入每個被啟動存儲器簇中多個共同選定的存儲單元中，測試圖被同時寫入每個存儲器簇中的每個共同選定的存儲單元中。
8．根據(jù)權(quán)利要求7所述的裝置，其中，以前寫入多個共同選定存儲單元的測試圖的至少一部分被同時從中讀出，并對其進(jìn)行比較，以確定一通過和失敗狀態(tài)。
9．根據(jù)權(quán)利要求7所述的裝置，其中，每個被啟動存儲器簇中多個選定的存儲單元構(gòu)造于多個字線之中，其中，存儲在非對應(yīng)字線中的測試圖的多個部分同時從被啟動存儲器簇中讀出，并對其進(jìn)行比較，以確定一通過和失敗狀態(tài)。
10．根據(jù)權(quán)利要求6所述的裝置，其中，啟動機(jī)構(gòu)包括一數(shù)據(jù)通道簇選擇邏輯單元，它響應(yīng)于一簇啟動信號，產(chǎn)生分別與多個存儲器簇相應(yīng)的選擇簇信號，選擇簇信號根據(jù)簇啟動信號被啟動存儲器簇。
11．根據(jù)權(quán)利要求6所述的裝置，其中，比較機(jī)構(gòu)包括一通過/失敗邏輯單元，它相應(yīng)于一測試模式信號和內(nèi)部數(shù)據(jù)線產(chǎn)生通過/失敗狀態(tài)的一測試結(jié)果信號顯示。
12．一種用于有選擇地訪問多簇存儲器件的存儲器簇的裝置，多簇存儲器件包括一公用內(nèi)部數(shù)據(jù)通道，它工作連接到多個存儲器簇上，該裝置包括用于提供一簇啟動信號的機(jī)構(gòu)，簇啟動信號顯示多個存儲器簇中的哪個簇被啟動；用于通過公用內(nèi)部數(shù)據(jù)通道允許從被啟動存儲器簇中順序內(nèi)部讀出和向被啟動存儲器簇中順序內(nèi)部寫入的機(jī)構(gòu)；和用于通過公用內(nèi)部數(shù)據(jù)通道拒絕從被啟動存儲器簇中順序內(nèi)部讀出和向被啟動存儲器簇中順序內(nèi)部寫入的機(jī)構(gòu)。
13．一種測試帶有多個存儲器簇的多簇存儲器件的方法，該方法包括以下步驟啟動多個存儲器簇當(dāng)中的兩個或更多個，以參加測試；選擇被啟動存儲器簇中與存儲單元相應(yīng)的至少一個公用存儲地址；向被啟動存儲器簇的選定存儲單元中并行寫入測試數(shù)據(jù)；讀取以前并行寫入被啟動存儲器簇的選定存儲單元中的測試數(shù)據(jù)；和比較從被啟動存儲器簇中讀出的測試數(shù)據(jù)和從其它被啟動存儲器簇中讀出的測試數(shù)據(jù)，如果確定為匹配，那么顯示一通過狀態(tài)，否則顯示一失敗狀態(tài)。
14．如權(quán)利要求13所述的方法，其中，一測試圖分別被并行寫入被啟動存儲器簇中多個共同選定的存儲單元。
15．根據(jù)權(quán)利要求14所述的方法，其中，以前寫入多個共同選定的存儲單元的測試圖的至少一部分被并行讀出，并對其進(jìn)行比較，以確定通過和失敗狀態(tài)。
16．根據(jù)權(quán)利要求14所述的方法，其中，被啟動存儲器簇中多個選定存儲單元構(gòu)造于多個字線內(nèi)，其中，存儲在非相應(yīng)字線中的測試模式被從被啟動存儲器簇中并行讀出，并對其進(jìn)行比較，以確定一通過和失敗狀態(tài)。
全文摘要
一種測試多簇存儲器件的方法包括:啟動多個存儲器簇中的兩個或更多個,以參與測試;選擇至少一個與每個被啟動簇之中的存儲單元相應(yīng)的公用存儲地址;同時向選定的每個被啟動簇的存儲單元中寫入測試數(shù)據(jù);同時讀出以前向所選定的每個被啟動簇的存儲單元中寫入的測試數(shù)據(jù);和比較從每個被啟動簇中讀出的測試數(shù)據(jù)和從其它被啟動簇讀出的測試數(shù)據(jù),如果確定為匹配,那么,表明通過狀態(tài),否則,表明失敗狀態(tài)。
文檔編號G01R31/28GK1218962SQ9811956
公開日1999年6月9日 申請日期1998年9月24日 優(yōu)先權(quán)日1997年9月29日
發(fā)明者岡納·H·克勞斯, 奧利弗·基爾 申請人:西門子公司