一種兼容式碼盤測角裝置的制造方法
【技術領域】
[0001]本發(fā)明屬于復合測試環(huán)境的慣性測試設備，具體地涉及包括兩種類型位置編碼器的數(shù)據(jù)采集裝置。
【背景技術】
[0002]位置編碼器是工業(yè)自動控制中重要的反饋環(huán)節(jié)執(zhí)行元件，目前常用的位置測量元件有旋轉變壓器、感應同步器、光電編碼器等。這幾種傳感器因它們不同的特點而用在不同的場合。其中光電編碼器由于具有精度高、抗干擾能力強、工作可靠性好、接口簡單、體積小、重量輕和易于維護等優(yōu)點，因而在雷達、機器人、回轉臺、數(shù)控機床等領域獲得了非常廣泛的應用。增量式編碼器以互補脈沖形式輸出相對位置，其脈沖頻率隨著編碼器分辨率的提高而增高，過高頻率的脈沖信號將給處理和傳輸帶來困難。絕對式編碼器輸出絕對位置，其信號輸出形式有串行和并行兩種接口。并行接口由于占用太多的數(shù)據(jù)線，因而高精度的編碼器一般采用串行輸出。同步串行通信比異步串行通信的速度要快，因而同步串行接口(SSI)以及在此基礎上發(fā)展起來的Endat、BISS等協(xié)議在光電編碼器上得到了廣泛應用。目前的大多數(shù)數(shù)字運動控制器多選用國內外通用DSP運動控制模板產品，其反饋輸入接口模塊化度較低，接口類型單一，使系統(tǒng)對用戶設備測試新要求的適應性、配置靈活性受到限制，智能化程度不高。由此造成設備研制周期長、可靠性不高、售后服務成本上升等問題。并且國內在慣性測試與運動仿真設備的多功能，組合化方面更落后于國外先進水平，研制的設備功能往往較單一，在運動的組合化，測試方式的組合化方面不但落后于國外水平，而且也落后于國內對此類設備的需求，特別是復合測試環(huán)境的慣性測試設備方面，國內基本上還是空白，而隨著慣性技術和國防工業(yè)的發(fā)展，對此類設備的需求也越來越強烈。鑒于此提出一種基于FPGA的新接口，來實現(xiàn)對這以上幾種通用的位置編碼器的信號的采集與處理。

【發(fā)明內容】

[0003]一種兼容式碼盤測角裝置，其特征在于:包括絕對式碼盤和增量式碼盤，所述測角裝置包括碼盤輸入接口、信號處理電路、FPGA內邏輯處理電路和輸出信號接口。
[0004]絕對式碼盤的信號處理電路由差分信號驅動電路、FPAG內協(xié)議解析控制器、DSP總線譯碼和并行接口組成，通過配置實現(xiàn)了對絕對位置式光電編碼器進行位置讀數(shù)，采用點對點連接，通過遵循差分信號標準的收發(fā)元件驅動電路，在協(xié)議解析控制器的同步時鐘激勵下，包括位置值和參數(shù)的數(shù)據(jù)可以實現(xiàn)在編碼器和FPGA之間的雙向傳輸。
[0005]增量式碼盤信號處理電路由差分信號驅動電路、濾波電路、四細分及辨向電路、24位可逆計數(shù)器組成，碼盤信號的輸入處理由濾波電路實現(xiàn)，處理后的正交信號通過有限狀態(tài)機實現(xiàn)辨向和計數(shù)；所述濾波電路由施密特觸發(fā)器與數(shù)字延遲濾波器構成，用于抑制混入正交信號的噪聲。
【附圖說明】
[0006]圖1為本發(fā)明的測角系統(tǒng)結構圖；
[0007]圖2為本發(fā)明的增量式系統(tǒng)功能框圖；
[0008]圖3為本發(fā)明的增量式系統(tǒng)的數(shù)字濾波原理圖；
[0009]圖4為本發(fā)明的增量式系統(tǒng)的處理模塊狀態(tài)轉換圖；
[0010]圖5為本發(fā)明的絕對式系統(tǒng)功能框圖；
[0011]圖6為本發(fā)明的絕對式系統(tǒng)控制時序圖。
【具體實施方式】
[0012]本發(fā)明的目的是為了提供一種兼容絕對式，增量式光電編碼器的測角系統(tǒng)。本測角系統(tǒng)主要包括碼盤輸入接口，各部分信號處理電路，F(xiàn)PGA內邏輯處理電路組成，輸出接口信號組成。系統(tǒng)結構圖1如下:
[0013]測量元件的類型選擇及轉換利用FPGA可靈活配置的功能來實現(xiàn)。下面將分別介紹幾種測量元件的信號處理原理及轉換方式。
[0014]增量式光電編碼器測量系統(tǒng)實現(xiàn)
[0015]增量式光電角度編碼器常見的接口電路一般都是根據(jù)A相或B相信號在一個脈沖周期中的某一特定跳變沿時刻，另一個信號的電平高低來進行方向識別和計數(shù)測量的，還有直接根據(jù)A相信號相對于B相信號超前或滯后1/4周期的關系，對計數(shù)電路進行相應的加計數(shù)或減計數(shù)的判斷，這些方法抗干擾能力較差，一旦外界干擾引起編碼器在某一方向運動過程中A相信號和B相信號的錯誤跳變，方向判斷極易出錯，同時會導致計數(shù)操作發(fā)生重復計數(shù)現(xiàn)象，由于干擾抖動是隨機的，導致重復計數(shù)次數(shù)無法確定，最終計量結果與實際位移兩者存在很大。針對以上問題，本發(fā)明使用了一種基于有限狀態(tài)機的增量式光電編碼器辨向和計數(shù)接口電路，解決現(xiàn)有的一些接口電路中存在的抗噪聲干擾和消除抖動影響能力差的問題。如圖3所示，整個碼盤信號處理電路主要由濾波電路，四細分及辨向電路、24位可逆計數(shù)器等組成。系統(tǒng)設計中采用Altera公司的FPGA芯片EP2C8Q208I8實現(xiàn)，F(xiàn)PGA開發(fā)工具選用Altera公司的第4代可編程邏輯器件開發(fā)軟件Quartus II，該軟件能實現(xiàn)FPGA的設計輸入、設計處理、器件編程、功能仿真、時序仿真和器件測試等所有功能。輸入設計采用硬件描述語言和圖形輸入混合編程的方法，設計過程簡潔明了，可實現(xiàn)從頂層到底層的電路設計。程序的燒寫采用ASP接口方式。
[0016]濾波器的實現(xiàn)
[0017]碼盤信號的輸入處理由濾波器實現(xiàn)，它主要由施密特觸發(fā)器與數(shù)字延遲濾波器構成，用于抑制混入正交信號的噪聲。正交信號通過施密特觸發(fā)器后，必須保持3個上升沿才能通過數(shù)字濾波器，小于IV個觸發(fā)時鐘的低電平噪聲被濾除，高電平、持續(xù)時間短的噪聲脈沖通過數(shù)字濾波器時也被濾除。
[0018]細分辨向電路
[0019]從上面碼盤信號測量原理中可知A、B有以下關系，當碼盤正向移動時，輸出的A相信號的相位超前B相90度，則在一個周期內，兩相信號共有4次相對變化:00 -〉10 -)
11- )01 - >00.這樣，如果每發(fā)生一次變化，可逆計數(shù)器便實現(xiàn)一次加計數(shù)，一個周期內共可實現(xiàn)4次加計數(shù)，從而實現(xiàn)正轉狀態(tài)的四倍頻計數(shù)。當碼盤反向移動時，輸出的A相信號的相位滯后于B相信號90度，則一個周期內兩相信號也有4次相對變化:00 -)01-)11-)10-)00.同理，如果每發(fā)生一次變化，可逆計數(shù)器便實現(xiàn)一次減計數(shù)，在一個周期內，共可實現(xiàn)4次減計數(shù)，就實現(xiàn)了反轉狀態(tài)的四倍頻計數(shù)。當線路受到干擾或出現(xiàn)故障時，可能出現(xiàn)其他狀態(tài)轉換過程，此時計數(shù)器不進行計數(shù)操作。綜合上述分析，可以做出處理模塊狀態(tài)轉換圖，如圖4所示。
[0020]其中+1分別表示計數(shù)器加1，_1分別表示計數(shù)器減1，O表示計數(shù)器不動作。VHDL作為IEEE所規(guī)范的硬件描述語言，可以描述電路功能、信號連接關系及定時關系，它比電路原理圖能更有效地表達硬件電路的特征，具有設計安全、方法靈活、支持廣泛、語言標準規(guī)范、易于共享和復用等優(yōu)點。運用VHDL語言在FPGA中實現(xiàn)對光電編碼器信號的四細分與辨向的處理具有一定的優(yōu)越性:一方面，克服了的門電路、觸發(fā)器的參數(shù)特性可能不完全導致的缺點，能保證在相同轉速下四細分脈沖信號的周期保持一致；另一方面，采用VHDL語言在FPGA中以RTL描述方式實現(xiàn)。設計者只需了解電路的外部特性和功能就可以正確描述，而不需了解電路結構，使得其抗干擾能力比分離器件有了很大提高。此外，由于其現(xiàn)場可編程，增強了系統(tǒng)的靈活性、通用性和可靠性。因此，本功能模塊使用VHDL語言實現(xiàn)。
[0021]可逆計數(shù)器實現(xiàn)
[0022]本系統(tǒng)中的采用32計數(shù)器采用VHDL語言進行設計。輸入信號定義為時鐘clk、方向信號dir，計數(shù)器信號pin，計數(shù)器預置寄存器PRO (31:0)清零信號RES。輸出信號定義為32位的計數(shù)結果lock (31:0)。用VHDL語言程序，只顯示進程中的處理，如下所示，同時在程序設計后都利用QUARTUS軟件進行了功能仿真并在項目中進行實際驗證了其正確性，由于篇幅的關系此處功能仿真的過程不再贅述。
[0023]絕對式編碼器測量系統(tǒng)實現(xiàn)
[0024]由ENDAT2.2，BISS協(xié)議可知，雖然他們是由于不同的廠家為傳輸絕對式碼盤位置而采用不同數(shù)據(jù)格式，但是它們也都有共同的特征，本質上都是同步串行數(shù)據(jù)傳輸，所以本系統(tǒng)充分利用FPGA靈活配置的特點，在FPGA內設計一種控制器，通過改變配置，可以將絕對式編碼器兩種常用串行協(xié)議ENDAT2.2，BISS同可以解析，用于伺服系統(tǒng)中DSP和編碼器之間的高速、實時通信。系統(tǒng)用戶可根據(jù)實際需要靈活配置為哪一種協(xié)議。此測角系統(tǒng)采用Altera公司的型號為CycloneII系列FPGA芯片EP2C8Q208I8實現(xiàn)，用以實現(xiàn)與串行通訊絕對式碼盤接口、譯碼邏輯等功能。
[0025]如圖5所示，整個絕對式碼盤信號處理電路主要由差分信號驅動電路，F(xiàn)PAG內協(xié)議解析控制器、DSP總線譯碼，并行接口等組成。系統(tǒng)通過配置實現(xiàn)了對海德漢RCN226 (endat2.2)及RENISHAW的RA26BAA229B (BISS)型號的絕對位置式光電編碼器進行位置讀數(shù)，采用點對點連接，通過遵循RS 485(差分信號)標準的收發(fā)元件驅動電路，在協(xié)議解析控制器的同步時鐘激勵下，數(shù)據(jù)(位置值和參數(shù))可以實現(xiàn)在編碼器和FPGA之間的雙向傳輸。如圖6所示這個控制器主要有時鐘產生器，發(fā)送模塊，接收模塊，串并轉換電路，收發(fā)邏輯控制電路組成，可以根據(jù)不同協(xié)議重新設置配置寄存器，設置碼盤的分辨率，傳輸時鐘的頻率等重要參數(shù)，自動處理位置編碼器的協(xié)議。系統(tǒng)應用軟件將發(fā)送命令寫入發(fā)送寄存器，數(shù)據(jù)通過內部控制器轉換為與協(xié)議相匹配的串行指令傳送到發(fā)送模塊，并在發(fā)送模塊轉換為連續(xù)數(shù)據(jù)流給位置編碼器。同時位置傳感器收到指令后將發(fā)送串行位置數(shù)據(jù)至接收模塊，經過串轉并轉換之后，并分配到接收寄存器，DSP可通過并行接口讀取接口寄存器值。
【主權項】
1.一種兼容式碼盤測角裝置，其特征在于:包括絕對式碼盤和增量式碼盤，所述測角裝置包括碼盤輸入接口、信號處理電路、FPGA內邏輯處理電路和輸出信號接口， 絕對式碼盤的信號處理電路由差分信號驅動電路、FPAG內協(xié)議解析控制器、DSP總線譯碼和并行接口組成，通過配置實現(xiàn)了對絕對位置式光電編碼器進行位置讀數(shù)，采用點對點連接，通過遵循差分信號標準的收發(fā)元件驅動電路，在協(xié)議解析控制器的同步時鐘激勵下，包括位置值和參數(shù)的數(shù)據(jù)可以實現(xiàn)在編碼器和FPGA之間的雙向傳輸； 增量式碼盤信號處理電路由差分信號驅動電路、濾波電路、四細分及辨向電路、24位可逆計數(shù)器組成，碼盤信號的輸入處理由濾波電路實現(xiàn)，處理后的正交信號通過有限狀態(tài)機實現(xiàn)辨向和計數(shù)；所述濾波電路由施密特觸發(fā)器與數(shù)字延遲濾波器構成，用于抑制混入正交信號的噪聲。
【專利摘要】本發(fā)明涉及一種兼容式碼盤測角裝置，屬于復合測試環(huán)境的慣性測試設備，具體地涉及包括兩種類型位置編碼器的數(shù)據(jù)采集裝置。目前的大多數(shù)數(shù)字運動控制器多選用國內外通用DSP運動控制模板產品，其反饋輸入接口模塊化度較低，接口類型單一，使系統(tǒng)對用戶設備測試新要求的適應性、配置靈活性受到限制，智能化程度不高。本發(fā)明提供一種兼容絕對式，增量式光電編碼器的測角系統(tǒng)，測量元件的類型選擇及轉換利用FPGA可靈活配置的功能來實現(xiàn)。
【IPC分類】G01D5-36, G01D5-347
【公開號】CN104677395
【申請?zhí)枴緾N201410784048
【發(fā)明人】聶宜云, 孟凡軍
【申請人】中國航空工業(yè)集團公司北京航空精密機械研究所
【公開日】2015年6月3日
【申請日】2014年12月16日