一種提高芯片健壯性的新型測(cè)試控制電路和方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要應(yīng)用于信息安全技術(shù)領(lǐng)域，在不降低安全性的前提下，提高了芯片的健壯性。
【背景技術(shù)】
[0002]在芯片的設(shè)計(jì)中，測(cè)試模式下往往有最大的讀寫控制權(quán)限，為保護(hù)存儲(chǔ)在芯片內(nèi)用戶數(shù)據(jù)的安全，在芯片測(cè)試完成后要退出測(cè)試態(tài)，但在芯片使用過程中因外部干擾而導(dǎo)致測(cè)試控制電路啟動(dòng)使芯片進(jìn)入測(cè)試態(tài)，存在芯片內(nèi)數(shù)據(jù)被非預(yù)期改寫的風(fēng)險(xiǎn)。通常的測(cè)試控制電路設(shè)計(jì)示意圖如圖1所示，將測(cè)試使能信號(hào)放入圓片劃片槽中，在圓片測(cè)試時(shí)測(cè)試使能信號(hào)有效，芯片處于測(cè)試狀態(tài)，測(cè)試完成后放在劃片槽中的fuse被劃斷，測(cè)試使能信號(hào)通過下拉電阻保持為低電平，芯片退出測(cè)試模式。在使用過程中如果芯片受到外部干擾，DFFlQ端發(fā)生跳變，則芯片會(huì)進(jìn)入測(cè)試模式，發(fā)生非預(yù)期的動(dòng)作，可能導(dǎo)致芯片內(nèi)的數(shù)據(jù)被改寫。

【發(fā)明內(nèi)容】

[0003]本發(fā)明用測(cè)試使能信號(hào)同時(shí)控制測(cè)試電路的時(shí)鐘端和復(fù)位端。一旦放入劃片槽中的fuse線被劃斷，芯片退出測(cè)試模式，測(cè)試電路在失去時(shí)鐘供給的同時(shí)，所有測(cè)試電路內(nèi)部的寄存器都將被復(fù)位。這樣，所有寄存器的時(shí)鐘端和復(fù)位端均被fuse線所控制，即所有寄存器同時(shí)處于復(fù)位且時(shí)鐘無效的狀態(tài)。這種設(shè)計(jì)方法的優(yōu)勢(shì)如下:1)測(cè)試控制電路的寄存器的輸出很難同時(shí)發(fā)生異常跳變使得測(cè)試電路時(shí)鐘有效且復(fù)位無效，從而大大降低芯片異常進(jìn)入測(cè)試模式的概率；2)測(cè)試模式探測(cè)的時(shí)鐘被屏蔽，測(cè)試模式探測(cè)狀態(tài)機(jī)不會(huì)被啟動(dòng)，進(jìn)一步降低了異常進(jìn)入測(cè)試模式的概率；3) —旦異常進(jìn)入測(cè)試模式，芯片能通過fuse線復(fù)位所有測(cè)試電路的寄存器，及時(shí)退出異常的測(cè)試模式。以上三方面大大降低了測(cè)試模式異常進(jìn)入的概率和保持時(shí)間，從而降低芯片內(nèi)數(shù)據(jù)被改寫的幾率，提高了芯片的健壯性。
[0004]本發(fā)明使用測(cè)試使能信號(hào)同時(shí)控制測(cè)試電路的時(shí)鐘端和復(fù)位端，當(dāng)測(cè)試使能信號(hào)無效后，測(cè)試電路的復(fù)位信號(hào)處于有效狀態(tài)，測(cè)試電路的時(shí)鐘處于固定電平狀態(tài)，即測(cè)試電路處于復(fù)位狀態(tài)同時(shí)無時(shí)鐘信號(hào)，從而保證了測(cè)試使能信號(hào)無效后測(cè)試電路不會(huì)啟動(dòng)。
[0005]按照本發(fā)明提供的設(shè)計(jì)方法，用于測(cè)試電路時(shí)鐘信號(hào)控制的模塊①(時(shí)鐘控制電路)和用于測(cè)試電路復(fù)位信號(hào)控制的模塊②(復(fù)位控制電路)由測(cè)試使能信號(hào)控制，當(dāng)測(cè)試使能信號(hào)無效時(shí)，無論模塊①和模塊②是否活動(dòng)，模塊①輸出的時(shí)鐘信號(hào)處于不翻轉(zhuǎn)狀態(tài)，模塊②輸出的復(fù)位信號(hào)處于有效狀態(tài)即測(cè)試電路處于復(fù)位狀態(tài)。
[0006]按照本發(fā)明提供的設(shè)計(jì)方法，當(dāng)模塊①復(fù)位時(shí)，其輸出的時(shí)鐘信號(hào)處于不翻轉(zhuǎn)狀態(tài)，當(dāng)模塊①復(fù)位無效且有時(shí)鐘時(shí)，其輸出的時(shí)鐘信號(hào)是否有效受測(cè)試使能信號(hào)和外部時(shí)鐘控制，只有當(dāng)測(cè)試使能有效且有外部時(shí)鐘時(shí)才會(huì)有時(shí)鐘輸出；當(dāng)模塊②復(fù)位時(shí)，其輸出的復(fù)位信號(hào)處于有效狀態(tài)，當(dāng)模塊②復(fù)位無效且有時(shí)鐘時(shí)，其輸出的復(fù)位信號(hào)受測(cè)試使能信號(hào)控制，只有當(dāng)測(cè)試使能信號(hào)有效時(shí)，輸出的復(fù)位信號(hào)才會(huì)無效。
[0007]按照本發(fā)明提供的設(shè)計(jì)方法，測(cè)試使能信號(hào)和上電復(fù)位信號(hào)通過模塊③(復(fù)位產(chǎn)生電路)產(chǎn)生一個(gè)復(fù)位信號(hào)用于復(fù)位模塊①和模塊②。上電時(shí)模塊①、模塊②通過上電復(fù)位信號(hào)處于復(fù)位狀態(tài)；當(dāng)測(cè)試使能信號(hào)無效時(shí)，模塊①和模塊②處于復(fù)位狀態(tài)。
[0008]按照本發(fā)明提供的設(shè)計(jì)方法，模塊②(復(fù)位控制電路)的時(shí)鐘信號(hào)由模塊①(時(shí)鐘控制電路)提供。模塊①的時(shí)鐘由外部輸入，模塊④(測(cè)試使能控制電路)的時(shí)鐘由外部輸入，模塊④的復(fù)位受上電復(fù)位信號(hào)控制。
[0009]本發(fā)明通過以上方法使得測(cè)試電路的復(fù)位和時(shí)鐘均處于測(cè)試使能信號(hào)的控制之下，一旦測(cè)試使能信號(hào)無效則很難通過單節(jié)點(diǎn)異常跳變使芯片進(jìn)入測(cè)試模式。
【附圖說明】
[0010]圖1通常的測(cè)試控制電路設(shè)計(jì)示意圖
[0011]圖2采用本發(fā)明的測(cè)試控制電路設(shè)計(jì)實(shí)現(xiàn)示意圖
【具體實(shí)施方式】
[0012]下面以上升沿觸發(fā)的測(cè)試電路為例說明本發(fā)明的【具體實(shí)施方式】。
[0013]如圖2所示，測(cè)試使能信號(hào)(信號(hào)I)通過放在劃片槽中的fuse線與寄存器DFF2的Q端相連，DFF2的D端接高電平，DFF2置位端接上電復(fù)位信號(hào)(信號(hào)2)，在上電復(fù)位過程中信號(hào)I保持高電平，上電復(fù)位結(jié)束后，信號(hào)I由DFF2Q端驅(qū)動(dòng)為高電平，測(cè)試使能有效。當(dāng)fuse線被劃斷，信號(hào)I與DFF2Q端斷開，通過下拉電阻保持低電平，測(cè)試使能無效，芯片退出測(cè)試模式。
[0014]信號(hào)I和信號(hào)2經(jīng)過與門ANDl產(chǎn)生復(fù)位信號(hào)(信號(hào)3)用于復(fù)位“復(fù)位控制電路”的DFF3、DFF4和“時(shí)鐘控制電路”的DFFl。
[0015]信號(hào)I接至寄存器DFF4D端，經(jīng)過DFFl鎖存后產(chǎn)生信號(hào)6，外部時(shí)鐘和信號(hào)6經(jīng)過與門AND2產(chǎn)生時(shí)鐘信號(hào)(信號(hào)4)為測(cè)試電路和“復(fù)位控制電路”(DFF3和DFF4)提供時(shí)鐘。DFFl復(fù)位來自信號(hào)3。當(dāng)上電復(fù)位信號(hào)有效或測(cè)試使能信號(hào)無效時(shí)，信號(hào)3為低電平，DFFl處于復(fù)位狀態(tài)，信號(hào)4保持低電平。從而使測(cè)試電路和“復(fù)位控制電路”無時(shí)鐘信號(hào)。
[0016]信號(hào)I同時(shí)接至寄存器DFF3D端，經(jīng)過DFF3和DFF4鎖存后產(chǎn)生信號(hào)5，用于測(cè)試電路復(fù)位。DFF3和DFF4時(shí)鐘信號(hào)來自信號(hào)4，復(fù)位信號(hào)來自信號(hào)3。當(dāng)信號(hào)4為低電平時(shí)，DFF3、DFF4及測(cè)試電路均無時(shí)鐘，當(dāng)信號(hào)3為低電平(上電復(fù)位信號(hào)有效或測(cè)試使能信號(hào)無效)時(shí)，信號(hào)5通過DFF4Q端驅(qū)動(dòng)為低電平，即測(cè)試電路復(fù)位信號(hào)有效，測(cè)試電路處于復(fù)位狀態(tài)。
[0017]本發(fā)明的方法和電路可用于安全領(lǐng)域的測(cè)試電路設(shè)計(jì)。芯片退出測(cè)試模式后，只有當(dāng)信號(hào)5連續(xù)保持高電平且信號(hào)4有連續(xù)電平翻轉(zhuǎn)時(shí)才有可能異常進(jìn)入測(cè)試模式，單節(jié)點(diǎn)的瞬態(tài)跳變不會(huì)導(dǎo)致芯片異常進(jìn)入測(cè)試模式，從而提高了健壯性。
【主權(quán)項(xiàng)】
1.一種提高芯片健壯性的新型測(cè)試電路，其特征在于包括復(fù)位控制電路、復(fù)位產(chǎn)生電路、時(shí)鐘控制電路、測(cè)試使能控制電路，復(fù)位控制電路包括寄存器DFF3和寄存器DFF4，復(fù)位產(chǎn)生電路包括與門ANDl，時(shí)鐘控制電路包括寄存器DFFl和與門AND2，測(cè)試使能控制電路包括寄存器DFF2，其中: 測(cè)試使能信號(hào)I通過放在劃片槽中的fuse線與寄存器DFF2的Q端相連，DFF2的D端接高電平，DFF2置位端接上電復(fù)位信號(hào)2 ； 信號(hào)I和信號(hào)2經(jīng)過與門ANDl產(chǎn)生復(fù)位信號(hào)3，用于復(fù)位DFF3、DFF4和DFFl ； 信號(hào)I接至寄存器DFFlD端，經(jīng)過DFFl鎖存后產(chǎn)生信號(hào)6，外部時(shí)鐘和信號(hào)6經(jīng)過與門AND2產(chǎn)生時(shí)鐘信號(hào)信號(hào)4為測(cè)試電路和復(fù)位控制電路提供時(shí)鐘；DFF1復(fù)位來自信號(hào)3 ； 信號(hào)I同時(shí)接至寄存器DFF3D端，經(jīng)過DFF3和DFF4鎖存后產(chǎn)生信號(hào)5，用于測(cè)試電路復(fù)位，DFF3和DFF4時(shí)鐘信號(hào)來自信號(hào)4，復(fù)位信號(hào)來自信號(hào)3。
2.如權(quán)利要求1所述的電路，其特征在于在上電復(fù)位過程中信號(hào)I保持高電平，上電復(fù)位結(jié)束后，信號(hào)I由DFF2Q端驅(qū)動(dòng)為高電平，測(cè)試使能有效；當(dāng)fuse線被劃斷，信號(hào)I與DFF2Q端斷開，通過下拉電阻保持低電平，測(cè)試使能無效，芯片退出測(cè)試模式。
3.如權(quán)利要求1所述的電路，其特征在于當(dāng)上電復(fù)位信號(hào)有效或測(cè)試使能信號(hào)無效時(shí)，信號(hào)3為低電平，DFFl處于復(fù)位狀態(tài)，信號(hào)4保持低電平，從而使測(cè)試電路和復(fù)位控制電路無時(shí)鐘信號(hào)。
4.如權(quán)利要求1所述的電路，其特征在于當(dāng)信號(hào)4為低電平時(shí)，DFF3、DFF4及測(cè)試電路均無時(shí)鐘，當(dāng)信號(hào)3為低電平時(shí)，信號(hào)5通過DFF4Q端驅(qū)動(dòng)為低電平，即測(cè)試電路復(fù)位信號(hào)有效，測(cè)試電路處于復(fù)位狀態(tài)。
5.一種提高芯片健壯性的新型測(cè)試方法，應(yīng)用于如權(quán)利要求1所述的電路中，其特征在于使用測(cè)試使能信號(hào)同時(shí)控制測(cè)試電路的時(shí)鐘端和復(fù)位端，當(dāng)測(cè)試使能信號(hào)無效后，測(cè)試電路的復(fù)位信號(hào)處于有效狀態(tài)，測(cè)試電路的時(shí)鐘處于固定電平狀態(tài)，即測(cè)試電路處于復(fù)位狀態(tài)同時(shí)無時(shí)鐘信號(hào)，從而保證了測(cè)試使能信號(hào)無效后測(cè)試電路不會(huì)啟動(dòng)。
6.如權(quán)利要求5所述的方法，其特征在于，時(shí)鐘控制電路和復(fù)位控制電路由測(cè)試使能信號(hào)控制，當(dāng)測(cè)試使能信號(hào)無效時(shí)，無論時(shí)鐘控制電路和復(fù)位控制電路是否活動(dòng)，時(shí)鐘控制電路輸出的時(shí)鐘信號(hào)處于不翻轉(zhuǎn)狀態(tài)，復(fù)位控制電路輸出的復(fù)位信號(hào)處于有效狀態(tài)即測(cè)試電路處于復(fù)位狀態(tài)。
7.如權(quán)利要求5所述的方法，其特征在于，當(dāng)時(shí)鐘控制電路復(fù)位時(shí)，其輸出的時(shí)鐘信號(hào)處于不翻轉(zhuǎn)狀態(tài)，當(dāng)時(shí)鐘控制電路復(fù)位無效且有時(shí)鐘時(shí)，其輸出的時(shí)鐘信號(hào)是否有效受測(cè)試使能信號(hào)和外部時(shí)鐘控制，只有當(dāng)測(cè)試使能有效且有外部時(shí)鐘時(shí)才會(huì)有時(shí)鐘輸出；當(dāng)復(fù)位控制電路復(fù)位時(shí)，其輸出的復(fù)位信號(hào)處于有效狀態(tài)，當(dāng)復(fù)位控制電路復(fù)位無效且有時(shí)鐘時(shí)，其輸出的復(fù)位信號(hào)受測(cè)試使能信號(hào)控制，只有當(dāng)測(cè)試使能信號(hào)有效時(shí)，輸出的復(fù)位信號(hào)才會(huì)無效。
8.如權(quán)利要求5所述的方法，其特征在于，測(cè)試使能信號(hào)和上電復(fù)位信號(hào)通過復(fù)位產(chǎn)生電路產(chǎn)生一個(gè)復(fù)位信號(hào)用于復(fù)位時(shí)鐘控制電路和復(fù)位控制電路，上電時(shí)時(shí)鐘控制電路和復(fù)位控制電路通過上電復(fù)位信號(hào)處于復(fù)位狀態(tài)；當(dāng)測(cè)試使能信號(hào)無效時(shí)，時(shí)鐘控制電路和復(fù)位控制電路處于復(fù)位狀態(tài)。
9.如權(quán)利要求5所述的方法，其特征在于，復(fù)位控制電路的時(shí)鐘信號(hào)由時(shí)鐘控制電路提供。
10.如權(quán)利要求1所述的方法，其特征在于，時(shí)鐘控制電路的時(shí)鐘由外部輸入，測(cè)試使能控制電路的時(shí)鐘由外部輸入，測(cè)試使能控制電路的復(fù)位受上電復(fù)位信號(hào)控制。
【專利摘要】一種提高芯片健壯性的新型測(cè)試控制電路和方法。本發(fā)明提出了一種可以防止芯片正常應(yīng)用時(shí)異常進(jìn)入測(cè)試模式，從而導(dǎo)致芯片內(nèi)數(shù)據(jù)被異常改寫的新型測(cè)試控制電路。該電路通過測(cè)試使能信號(hào)控制測(cè)試電路的時(shí)鐘信號(hào)和復(fù)位信號(hào)，在測(cè)試使能信號(hào)無效后，測(cè)試電路時(shí)鐘信號(hào)被關(guān)閉同時(shí)測(cè)試電路復(fù)位信號(hào)保持低電平，使得測(cè)試電路無法啟動(dòng)，從而大大降低芯片異常進(jìn)入測(cè)試模式的概率，降低了因異常進(jìn)入測(cè)試模式導(dǎo)致芯片內(nèi)數(shù)據(jù)被改寫的幾率，提高了芯片的健壯性。本發(fā)明具有很好的創(chuàng)新性、實(shí)用性和有效性。
【IPC分類】G01R31-28
【公開號(hào)】CN104678284
【申請(qǐng)?zhí)枴緾N201310636545
【發(fā)明人】范長(zhǎng)永, 周永存
【申請(qǐng)人】北京中電華大電子設(shè)計(jì)有限責(zé)任公司
【公開日】2015年6月3日
【申請(qǐng)日】2013年12月3日