一種基于漏控產(chǎn)生電流提取mosfet的閾值電壓的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及微電子技術(shù)領(lǐng)域，具體是一種基于漏控產(chǎn)生電流提取MOSFET的閾值電壓的方法。
【背景技術(shù)】
[0002]MOSFET的閾值電壓VT是器件中的一個重要參數(shù)，其與柵氧化層中固定電荷、界面電荷以及襯底和柵電極材料之間的功函數(shù)差密切相關(guān)。因此閾值電壓的測量準(zhǔn)確性就非常容易受到測量方法的影響。傳統(tǒng)的測量方法為:在漏電壓VD約為50mV下，測試柵電壓Ve-漏電流ID曲線，然后提取I D曲線的最大跨導(dǎo)點對應(yīng)的柵電壓V 值，從該V 值對應(yīng)的I D曲線上的點做切線，切線交叉與Ve軸上對應(yīng)的柵電壓即為閾值電壓。這一方法的特點是比較準(zhǔn)確，但是對測試程序較為復(fù)雜。另一種方法為柵控基于柵控漏極產(chǎn)生電流提取MOSFET平帶電壓和閾值電壓的方法，這種方法的特點是直流測試，但在提取平帶電壓過程中也需要用到較為復(fù)雜的微分運算。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于提供一種準(zhǔn)確、快速的基于漏控產(chǎn)生電流提取MOSFET的閾值電壓的方法，以解決上述【背景技術(shù)】中提出的問題。
[0004]為實現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
一種基于漏控產(chǎn)生電流提取MOSFET的閾值電壓的方法，包括以下步驟:
(1)選擇高電學(xué)性能的M0SFET，懸空MOSFET的源端電極，在MOSFET的柵電極上施加一柵電壓Ve，確保溝道處于反型狀態(tài)；
(3)掃描MOSFET的漏電壓VD，使得MOSFET的溝道從反型區(qū)到耗盡區(qū)、積累區(qū)變化，測量漏極電流，即得到漏控漏極產(chǎn)生電流IDC;
(4)從獲得漏控產(chǎn)生電流曲線IDe找出反型區(qū)到耗盡區(qū)變化的突變點T，讀取T點對應(yīng)的漏電壓值VD (T)，并記下此時曲線對應(yīng)的柵電壓Ve;
(5)求出MOSFET的漏電壓值VD⑴和柵電壓Vs的差值，公式為:V t=Vs-Vd(T)，此差值即為閾值電壓VT。
[0005]作為本發(fā)明進(jìn)一步的方案:所述MOSFET包括N型MOSFET和P型MOSFET，N型MOSFET的Vs為正值，P型MOSFET的V s為負(fù)值。
[0006]本發(fā)明的基本原理為利用固定較大的柵電壓Ve使得溝道反型層處于反型狀態(tài)，同時掃描漏電壓VD獲得漏控產(chǎn)生電流I De曲線，當(dāng)漏電壓的增大到使得漏端邊緣處的溝道開始出現(xiàn)耗盡時，IDC曲線開始極速增加，于是曲線出現(xiàn)尖峰，而這一突變點正是反型到耗盡的臨界點或者轉(zhuǎn)折點對應(yīng)的柵壓和漏壓至差即為閾值電壓VT。
[0007]與柵控產(chǎn)生電流不同，漏控產(chǎn)生電流ID(；具有更為特殊的性質(zhì)，即IDC曲線隨著漏電壓VD從反型區(qū)、耗盡區(qū)到積累區(qū)變化，而依賴于陷阱的產(chǎn)生作用的產(chǎn)生電流發(fā)生在溝道的耗盡狀態(tài)，于是尖峰分布在耗盡區(qū)并且從反型到耗盡區(qū)變化時會呈現(xiàn)出一個突變。利用漏控產(chǎn)生電流曲線上這一突變避免了提取突變點對應(yīng)的VD的不準(zhǔn)確性及復(fù)雜的處理程序，此外基于直流測試的這一對測試設(shè)備也沒有太高的要求，因此既準(zhǔn)確有簡單。
[0008]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是:本發(fā)明為M0SFET的測量提供一個準(zhǔn)確、簡單且快速的測試方法；由于曲線呈現(xiàn)突變，因此更易與觀察到反型到耗盡的轉(zhuǎn)折時對應(yīng)的漏電壓點，避免了人為觀察的誤差性；獲得閾值電壓的運算簡單；最后測量快速，只需直流測試。
【附圖說明】
[0009]圖1是N型M0SFET測試IDC-VD曲線時的測試設(shè)置圖。
[〇〇1〇] 圖2是N型M0SFET測試的IDC-VD曲線上的突變點示意原理圖。
[0011]圖3是本發(fā)明基于N型M0SFET得到的閾值電壓VT的實例圖。
【具體實施方式】
[0012]下面將結(jié)合本發(fā)明實施例中的附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例?；诒景l(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護(hù)的范圍。
實施例
[0013](1)實驗樣品N型M0SFET為柵長0? 28 y m，柵氧化層厚度為4nm，如圖1 ;
(2)掃描漏電壓，如圖2,懸空源端電極，柵電極上施加較大的漏電壓Vp V^IV ;
(3)參見圖3,掃描柵電壓VD從-0.2V到IV，測得I DC電流；
(4 )獲得漏控產(chǎn)生電流曲線I De從反型區(qū)到耗盡區(qū)對應(yīng)的突變點T點，其對應(yīng)的Vd(T)=0.712V ；
(5)求出此時T點對應(yīng)的柵電壓和漏電壓之差:V^VdOOz1-0.71=0.29V，此器件的閾值電壓VT即為0.29V。
[0014]對于本領(lǐng)域技術(shù)人員而言，顯然本發(fā)明不限于上述示范性實施例的細(xì)節(jié)，而且在不背離本發(fā)明的精神或基本特征的情況下，能夠以其他的具體形式實現(xiàn)本發(fā)明。因此，無論從哪一點來看，均應(yīng)將實施例看作是示范性的，而且是非限制性的，本發(fā)明的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本發(fā)明內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。
【主權(quán)項】
1.一種基于漏控產(chǎn)生電流提取MOSFET的閾值電壓的方法，其特征在于，包括以下步驟: (1)選擇高電學(xué)性能的M0SFET，懸空MOSFET的源端電極，在MOSFET的柵電極上施加一柵電壓，確保溝道處于反型狀態(tài)； (3)掃描MOSFET的漏電壓VD，使得MOSFET的溝道從反型區(qū)到耗盡區(qū)、積累區(qū)變化，測量漏極電流，即得到漏控漏極產(chǎn)生電流IDC; (4)從獲得漏控產(chǎn)生電流曲線IDC找出反型區(qū)到耗盡區(qū)變化的突變點T，讀取T點對應(yīng)的漏電壓值VD⑴，并記下此時曲線對應(yīng)的柵電壓 (5)求出MOSFET的漏電壓值VD(T)和柵電壓Vs的差值，公式為:VT=VS-VD (T)，此差值即為閾值電壓VT。2.根據(jù)權(quán)利要求1所述的基于漏控產(chǎn)生電流提取MOSFET的閾值電壓的方法，其特征在于，所述MOSFET包括N型MOSFET和P型MOSFET，N型MOSFET的Vs為正值，P型MOSFET的ν<；為負(fù)值。
【專利摘要】本發(fā)明公開了一種基于漏控產(chǎn)生電流提取MOSFET的閾值電壓的方法，利用固定較大的柵電壓VG使得溝道反型層處于反型狀態(tài)，同時掃描漏電壓VD獲得漏控產(chǎn)生電流IDC曲線，當(dāng)漏電壓的增大到使得漏端邊緣處的溝道開始出現(xiàn)耗盡時，IDC曲線開始極速增加，曲線出現(xiàn)尖峰，而這一突變點正是反型到耗盡的臨界點或者轉(zhuǎn)折點對應(yīng)的柵壓和漏壓至差即為閾值電壓VT。本發(fā)明為MOSFET的測量提供一個準(zhǔn)確、簡單且快速的測試方法；由于曲線呈現(xiàn)突變，因此更易與觀察到反型到耗盡的轉(zhuǎn)折時對應(yīng)的漏電壓點，避免了人為觀察的誤差性；獲得閾值電壓的運算簡單；最后測量快速，只需直流測試。
【IPC分類】G01R19/00
【公開號】CN105259404
【申請?zhí)枴緾N201510815016
【發(fā)明人】陳海峰
【申請人】西安郵電大學(xué)
【公開日】2016年1月20日
【申請日】2015年11月20日