檢測(cè)電路和半導(dǎo)體裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及檢測(cè)所連接的負(fù)載的開路和短路的檢測(cè)電路和半導(dǎo)體裝置。
【背景技術(shù)】
[0002]圖3是具有以往的檢測(cè)電路的半導(dǎo)體裝置的電路圖。具有以往的檢測(cè)電路的半導(dǎo)體裝置具有:M0S晶體管1，其連接在電壓輸入端子T1與電壓輸出端子T2之間；控制電路2 ;負(fù)載短路檢測(cè)電路3，其檢測(cè)和電壓輸出端子T2連接的負(fù)載與接地端子之間的短路；負(fù)載開路檢測(cè)電路4，其檢測(cè)負(fù)載的開路；以及邏輯電路5，其將這些檢測(cè)電路的輸出信號(hào)輸出到輸出端子T3。
[0003]在具有以往的檢測(cè)電路的半導(dǎo)體裝置中，在負(fù)載短路檢測(cè)電路3檢測(cè)到和電壓輸出端子T2連接的負(fù)載與接地端子之間的短路時(shí)，或者在負(fù)載開路檢測(cè)電路4檢測(cè)到負(fù)載的開路時(shí)，邏輯電路5(0R電路)將這些檢測(cè)電路的輸出信號(hào)輸出到輸出端子T3。
[0004]專利文獻(xiàn)1:日本特開平6-289087號(hào)公報(bào)
[0005]具有檢測(cè)電路的半導(dǎo)體裝置在輸出負(fù)載的短路或開路的檢測(cè)信號(hào)后，接收到該信號(hào)的電路將電源電壓切斷，或者停止動(dòng)作，進(jìn)行用于確保安全的處理。
[0006]但是，在具有上述檢測(cè)電路的半導(dǎo)體裝置中，存在如下這樣的問題:負(fù)載短路檢測(cè)電路3與負(fù)載開路檢測(cè)電路4有可能因例如電源電壓的變動(dòng)等而發(fā)生誤檢測(cè)，但盡管是同時(shí)輸出檢測(cè)信號(hào)的明顯的誤檢測(cè)，邏輯電路5(0R電路)也向輸出端子T3進(jìn)行輸出。半導(dǎo)體裝置在進(jìn)行用于確保安全的處理時(shí)，有時(shí)停止動(dòng)作，或者受到不能恢復(fù)為正常動(dòng)作這樣的損傷。

【發(fā)明內(nèi)容】

[0007]本發(fā)明是為了解決以上那樣的問題而構(gòu)思出的，提供具有不會(huì)輸出錯(cuò)誤的檢測(cè)結(jié)果的檢測(cè)電路的半導(dǎo)體裝置。
[0008]為了解決以往的問題，具有本發(fā)明的檢測(cè)電路的半導(dǎo)體裝置采用以下那樣的結(jié)構(gòu)。
[0009]構(gòu)成為具有:負(fù)載短路檢測(cè)電路，其檢測(cè)負(fù)載的短路；負(fù)載開路檢測(cè)電路，其檢測(cè)負(fù)載的開路；以及邏輯電路，其將負(fù)載短路檢測(cè)電路和負(fù)載開路檢測(cè)電路的輸出信號(hào)輸出到輸出端子，邏輯電路在負(fù)載開路檢測(cè)電路和負(fù)載短路檢測(cè)電路的輸出為檢出邏輯時(shí)，向輸出端子輸出非檢出邏輯的信號(hào)。
[0010]根據(jù)具有本發(fā)明的檢測(cè)電路的半導(dǎo)體裝置，即使短路檢測(cè)電路和開路檢測(cè)電路因電源電壓的變動(dòng)等而發(fā)生誤檢測(cè)，也能夠防止輸出錯(cuò)誤的檢測(cè)結(jié)果。
【附圖說明】
[0011]圖1是具有本實(shí)施方式的檢測(cè)電路的半導(dǎo)體裝置的電路圖。
[0012]圖2是示出具有本實(shí)施方式的檢測(cè)電路的半導(dǎo)體裝置的另一例的電路圖。
[0013]圖3是具有以往的檢測(cè)電路的半導(dǎo)體裝置的電路圖。
[0014]標(biāo)號(hào)說明
[0015]2控制電路
[0016]3短路檢測(cè)電路
[0017]4開路檢測(cè)電路
[0018]10、20邏輯電路
【具體實(shí)施方式】
[0019]以下，參照附圖，對(duì)本實(shí)施方式進(jìn)行說明。
[0020]圖1是具有本實(shí)施方式的檢測(cè)電路的半導(dǎo)體裝置的電路圖。
[0021]具有本實(shí)施方式的檢測(cè)電路的半導(dǎo)體裝置具有電壓輸入端子T1、電壓輸出端子T2、輸出端子T3、M0S晶體管1、控制電路2、負(fù)載短路檢測(cè)電路3、負(fù)載開路檢測(cè)電路4和邏輯電路10。邏輯電路10具有0R電路11、14、反相器12、13和AND電路15。
[0022]檢測(cè)電路檢測(cè)與電壓輸出端子T2連接的負(fù)載被斷開(負(fù)載開路)或短路(負(fù)載短路)的情況，將檢測(cè)信號(hào)輸出到輸出端子T3。
[0023]電壓輸入端子T1被輸入電源電壓。電壓輸出端子T2經(jīng)由M0S晶體管1，輸出被輸入到電壓輸入端子T1的電源電壓?？刂齐娐?控制M0S晶體管1，控制電壓輸出端子T2的輸出電壓。負(fù)載短路檢測(cè)電路3在檢測(cè)出異常時(shí)，輸出檢測(cè)信號(hào)。負(fù)載開路檢測(cè)電路4在檢測(cè)出異常時(shí)，輸出檢測(cè)信號(hào)。邏輯電路10將這些檢測(cè)信號(hào)輸出到輸出端子T3。此外，邏輯電路10也將這些檢測(cè)信號(hào)輸出到控制電路2。
[0024]M0S晶體管1連接在電壓輸入端子T1與電壓輸出端子T2之間?？刂齐娐?的輸出端子與M0S晶體管1的柵極連接。負(fù)載短路檢測(cè)電路3的輸入端子與電壓輸出端子T2連接。負(fù)載開路檢測(cè)電路4的輸入端子與電壓輸出端子T2連接。邏輯電路10的第一輸入端子與負(fù)載短路檢測(cè)電路3的輸出端子連接，第二輸入端子與負(fù)載開路檢測(cè)電路4的輸出端子連接，輸出端子與輸出端子T3連接。0R電路11的輸入端子與第一輸入端子和第二輸入端子連接。反相器12的輸入端子與第一輸入端子連接。反相器13的輸入端子與第二輸入端子連接。0R電路14的輸入端子與反相器12、13的輸出端子連接。AND電路15的輸入端子與0R電路11、14的輸出端子連接，輸出端子與輸出端子T3連接。
[0025]接下來，對(duì)本實(shí)施方式的檢測(cè)電路的動(dòng)作進(jìn)行說明。設(shè)負(fù)載短路檢測(cè)電路3與負(fù)載開路檢測(cè)電路4的檢測(cè)信號(hào)為高(Hi)電平進(jìn)行說明。
[0026]在負(fù)載短路檢測(cè)電路3或負(fù)載開路檢測(cè)電路4中的任意一個(gè)檢測(cè)出異常時(shí)，0R電路11、14中的任意一個(gè)的輸入信號(hào)為高，因此，輸出信號(hào)為檢出邏輯的高。因此，AND電路15向輸出端子T3輸出檢出邏輯的高電平的信號(hào)。
[0027]接下來，對(duì)負(fù)載短路檢測(cè)電路3與負(fù)載開路檢測(cè)電路4因電源電壓的變動(dòng)等而發(fā)生誤檢測(cè)的情況進(jìn)行說明。此時(shí)，負(fù)載短路檢測(cè)電路3與負(fù)載開路檢測(cè)電路4同時(shí)輸出高電平的檢測(cè)信號(hào)。在第一輸入端子和第二輸入端子同時(shí)被輸入高電平時(shí)，0R電路11輸出高電平的檢測(cè)信號(hào)，0R電路14由于輸入信號(hào)均為低(Lo)，因此，輸出低電平的非檢測(cè)信號(hào)。因此，AND電路15向輸出端子T3輸出非檢出邏輯的低電平的信號(hào)。
[0028]如以上說明的那樣，在具有本實(shí)施方式的檢測(cè)電路的半導(dǎo)體裝置中，即使負(fù)載短路檢測(cè)電路和負(fù)載開路檢測(cè)電路因電源電壓的變動(dòng)等而發(fā)生誤檢測(cè)，也能夠防止輸出錯(cuò)誤的檢測(cè)結(jié)果。
[0029]圖2是示出具有本實(shí)施方式的檢測(cè)電路的半導(dǎo)體裝置的另一例的電路圖。
[0030]圖2的具有檢測(cè)電路的半導(dǎo)體裝置具有電壓輸入端子T1、電壓輸出端子T2、輸出端子T3、M0S晶體管1、控制電路2、負(fù)載短路檢測(cè)電路3、負(fù)載開路檢測(cè)電路4和邏輯電路20。邏輯電路20具有反相器21、22、AND電路23、24和0R電路25。
[0031]邏輯電路20的第一輸入端子與負(fù)載短路檢測(cè)電路3的輸出端子連接，第二輸入端子與負(fù)載開路檢測(cè)電路4的輸出端子連接，輸出端子與輸出端子T3連接。反相器21的輸入端子與第二輸入端子連接。反相器22的輸入端子與第一輸入端子連接。AND電路23的輸入端子與第一輸入端子以及反相器21的輸出端子連接。AND電路24的輸入端子與第二輸入端子以及反相器22的輸出端子連接。0R電路25的輸入端子與AND電路23、24的輸出端子連接，輸出端子與輸出端子T3連接。
[0032]如果這樣構(gòu)成邏輯電路20，則在負(fù)載開路檢測(cè)電路4的輸出信號(hào)為檢出邏輯時(shí)，將負(fù)載短路檢測(cè)電路3的輸出設(shè)為非檢出邏輯，在負(fù)載短路檢測(cè)電路3的輸出信號(hào)為檢出邏輯時(shí)，將負(fù)載開路檢測(cè)電路4的輸出設(shè)為非檢出邏輯。
[0033]因此，圖2的檢測(cè)電路在負(fù)載開路檢測(cè)電路和負(fù)載短路檢測(cè)電路的輸出均為檢出邏輯時(shí)，從輸出端子T3輸出非檢出邏輯的信號(hào)。S卩，能夠得到與圖1的檢測(cè)電路相同的效果Ο
【主權(quán)項(xiàng)】
1.一種檢測(cè)電路，其檢測(cè)與電壓輸出端子連接的負(fù)載的開路和短路，所述檢測(cè)電路的特征在于，具有: 負(fù)載短路檢測(cè)電路，其檢測(cè)所述負(fù)載的短路； 負(fù)載開路檢測(cè)電路，其檢測(cè)所述負(fù)載的開路；以及 邏輯電路，其將所述負(fù)載短路檢測(cè)電路和所述負(fù)載開路檢測(cè)電路的輸出信號(hào)輸出到輸出端子， 所述邏輯電路在所述負(fù)載開路檢測(cè)電路和所述負(fù)載短路檢測(cè)電路的輸出信號(hào)均為檢出邏輯時(shí)，從所述輸出端子輸出非檢出邏輯的信號(hào)。2.根據(jù)權(quán)利要求1所述的檢測(cè)電路，其特征在于， 在所述負(fù)載開路檢測(cè)電路的輸出信號(hào)處于檢出邏輯時(shí)，將所述負(fù)載短路檢測(cè)電路的輸出信號(hào)設(shè)為非檢出邏輯， 在所述負(fù)載短路檢測(cè)電路的輸出信號(hào)處于檢出邏輯時(shí)，將所述負(fù)載開路檢測(cè)電路的輸出信號(hào)設(shè)為非檢出邏輯。3.一種半導(dǎo)體裝置，其中，所述半導(dǎo)體裝置具有權(quán)利要求1或2所述的檢測(cè)電路。
【專利摘要】檢測(cè)電路和半導(dǎo)體裝置，即使負(fù)載短路檢測(cè)電路和負(fù)載開路檢測(cè)電路因電源電壓的變動(dòng)等而發(fā)生誤檢測(cè)，該檢測(cè)電路也能夠防止輸出錯(cuò)誤的檢測(cè)結(jié)果，半導(dǎo)體裝置具有該檢測(cè)電路。檢測(cè)電路具有：負(fù)載短路檢測(cè)電路，其檢測(cè)負(fù)載的短路；負(fù)載開路檢測(cè)電路，其檢測(cè)負(fù)載的開路；以及邏輯電路，其將負(fù)載短路檢測(cè)電路和負(fù)載開路檢測(cè)電路的輸出信號(hào)輸出到輸出端子，邏輯電路在負(fù)載開路檢測(cè)電路和負(fù)載短路檢測(cè)電路的輸出均為檢出邏輯時(shí)，向輸出端子輸出非檢出邏輯的信號(hào)。
【IPC分類】G01R31/02
【公開號(hào)】CN105388386
【申請(qǐng)?zhí)枴緾N201510543769
【發(fā)明人】杉浦正一, 五十嵐敦史, 大塚直央
【申請(qǐng)人】精工電子有限公司
【公開日】2016年3月9日
【申請(qǐng)日】2015年8月28日
【公告號(hào)】US20160064916