一種通用的芯片測試時鐘電路及其測試方法
【專利摘要】本發(fā)明提供一種通用的芯片測試時鐘電路，包括自動掃描控制單元、efuse存儲單元、bist測試檔位頻率產(chǎn)生單元、第一測試選擇單元、第二測試選擇單元、自動比對單元、期望pattern單元以及結(jié)果分析單元；自動掃描控制單元分別連接所述efuse存儲單元、bist測試檔位頻率產(chǎn)生單元以及結(jié)果分析單元；根據(jù)具體的工作情況或測試情況將正常功能信號、低速測試時鐘信號以及由bist測試檔位頻率產(chǎn)生單元產(chǎn)生的高速測試時鐘信號通過第一測試選擇單元和第二測試選擇單元選通送至待測CPU電路；自動比對單元分別連接待測CPU電路、期望pattern單元以及結(jié)果分析單元。本發(fā)明可以同時滿足功能模式和各種測試模式的時鐘自動切換，以最大限度的使電路提高復(fù)用性,同時減少了功耗。
【專利說明】
一種通用的芯片測試時鐘電路及其測試方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種芯片測試時鐘電路及其測試方法，特別涉及一種可以同時滿足芯片功能模式和各種測試模式的時鐘自動切換的通用測試時鐘電路及其測試方法。
【背景技術(shù)】
[0002]隨著SOC芯片的設(shè)計復(fù)雜度迅速提高，芯片測試難度也迅速提升。隨著芯片不同功能和不同電路的增加，測試模式也越來越多，而時鐘電路作為芯片工作和測試的核心，需要同時滿足功能和測試的需求。目前的技術(shù)通常是針對功能和每一個測試模式都單獨設(shè)計一個時鐘電路，這種設(shè)計方法對電路損耗多，功耗也大。所以如果能有一種通用DFT(designfor test)的時鐘結(jié)構(gòu)，該結(jié)構(gòu)可以同時滿足功能模式和各種測試模式的時鐘自動切換，可以最大限度的使電路提高復(fù)用性，同時減少了功耗。

【發(fā)明內(nèi)容】

[0003]本發(fā)明要解決的技術(shù)問題，在于提供一種通用的芯片測試時鐘電路及其測試方法，可以同時滿足功能模式和各種測試模式的時鐘自動切換，可以最大限度的使電路提高復(fù)用性，同時減少了功耗。
[0004]本發(fā)明的芯片測試時鐘電路是這樣實現(xiàn)的:一種通用的芯片測試時鐘電路，包括自動掃描控制單元、efuse存儲單元、bist測試檔位頻率產(chǎn)生單元、第一測試選擇單元、第二測試選擇單元、自動比對單元、期望pattern單元以及結(jié)果分析單元；
[0005]所述自動掃描控制單元分別連接所述efuse存儲單元、所述bist測試檔位頻率產(chǎn)生單元以及結(jié)果分析單元；
[0006]所述bist測試檔位頻率產(chǎn)生單元直接連接所述第一測試選擇單元的一輸入端口，該第一測試選擇單元的另一輸入端口則連接低速測試時鐘信號；
[0007]所述第二測試選擇單元的兩輸入端口分別連接所述第一測試選擇單元的輸出端口和正常功能時鐘信號;所述第二測試選擇單元的輸出端口連接待測CPU電路；
[0008]所述自動比對單元分別連接待測CPU電路、期望pattern單元以及結(jié)果分析單元。
[0009]進一步的，所述第一測試選擇單元為低速bist測試選擇單元，第二測試選擇單元為高速bist測試選擇單元;或者第一測試選擇單元為高速bist測試選擇單元，第二測試選擇單元為低速bist測試選擇單元。
[0010]本發(fā)明的測試方法是這樣實現(xiàn)的:一種通用的芯片測試時鐘電路的測試方法，提供如權(quán)利要求1所述的通用的芯片測試時鐘電路，測試過程如下:
[0011](I)、所述自動掃描控制單元從低速bist模式開始測試，將soc_ls_bist_mode信號置為有效，其他配置信號都為O，然后開始低速bist測試；
[0012](2)、低速bist測試完畢后，測試響應(yīng)信號送往自動比對單元，自動對比單元根據(jù)期望pattern進行比較，把比較結(jié)果送往結(jié)果分析單元，結(jié)果分析單元在分析結(jié)果后把最終測試結(jié)果送往自動掃描控制單元；
[0013](3)、自動掃描控制單元收到測試結(jié)果，如果是測試失敗，則將低速bist測試失敗對應(yīng)的bit位存入efuse存儲單元說明芯片為廢片，否則將低速bist測試通過對應(yīng)的bit位存入efuse存儲單元;然后開始高速bist測試；
[OOM] (4)、高速bist測試從最低檔開始，將soc_ls_bist_mode信號置為無效，將soc_hs_bistjnode信號置為有效，并將檔位設(shè)置為最低頻率檔，所述bist測試檔位頻率產(chǎn)生單元產(chǎn)生高速測試時鐘信號送至第一測試選擇單元，然后開始測試；
[0015](5)、測試完畢后，測試響應(yīng)信號送往自動比對單元，自動對比單元根據(jù)期望pattern進行比較，把比較結(jié)果送往結(jié)果分析單元，結(jié)果分析單元在分析結(jié)果后把最終測試結(jié)果送往自動掃描控制單元；
[0016](6)、自動掃描控制單元收到測試結(jié)果，如果最低檔測試失敗，則將最低檔位存入efuse存儲單元，如果非最低檔測試失敗，則把前一檔作為最高可運行的LI運行檔位存入efuse存儲單元;然后結(jié)束測試;如果測試通過，當(dāng)前檔位為最高檔，則將最高檔存入efuse存儲單元，如果不是最高檔，則開始下一個更高檔的bist測試，然后回到步驟(5)，直到檔位測試失敗或者最高檔位測試通過后結(jié)束測試。
[0017]本發(fā)明具有如下優(yōu)點:
[0018]1.采用通用DFT(design for test)的時鐘結(jié)構(gòu)，該結(jié)構(gòu)可以同時滿足功能模式和各種測試模式的時鐘自動切換，可以最大限度的使電路提高復(fù)用性，同時減少了功耗；
[0019]2.保證bist時，所有master不動作；
[0020]3.由于本發(fā)明具有低速測試時鐘信號和bist測試檔位頻率產(chǎn)生單元產(chǎn)生的高速測試時鐘信號，可使多端口時切換到高頻一端測試.以保證測試的覆蓋率；
[0021]4.同時滿足高速、低速bist的測試需要。
【附圖說明】
[0022]下面參照附圖結(jié)合實施例對本發(fā)明作進一步的說明。
[0023]圖1為本發(fā)明方法執(zhí)行流程圖。
【具體實施方式】
[0024]如圖1所示，本發(fā)明的芯片測試時鐘電路包括自動掃描控制單元101、efUSe存儲單元102、bist測試檔位頻率產(chǎn)生單元103、第一測試選擇單元104、第二測試選擇單元105、自動比對單元106、期望pattern單元107以及結(jié)果分析單元108;
[0025]所述自動掃描控制單元101分別連接所述efuse存儲單元102、所述bist測試檔位頻率產(chǎn)生單元103以及結(jié)果分析單元108;
[0026]所述bist測試檔位頻率產(chǎn)生單元103直接連接所述第一測試選擇單元104的一輸入端口，該第一測試選擇單元104的另一輸入端口則連接低速測試時鐘信號；
[0027]所述第二測試選擇單元105的兩輸入端口分別連接所述第一測試選擇單元104的輸出端口和正常功能時鐘信號;所述第二測試選擇單元105的輸出端口連接待測CPU電路；
[0028]所述自動比對單元106分別連接待測CPU電路、期望pattern單元107以及結(jié)果分析單元108。
[0029]所述第一測試選擇單元104為低速bist測試選擇單元，第二測試選擇單元105為高速bist測試選擇單元，如圖1所示;或者第一測試選擇單元104為高速bist測試選擇單元，第二測試選擇單元105為低速bist測試選擇單元。
[0030]其中，
[0031]所述自動掃描控制單元101負(fù)責(zé)控制遍歷bist兩種測試模式，以及掃描兩個測試模式下的頻率檔位，找到可以運行的最高頻率檔位后，將檔位值寫入efuse存儲單元102;還負(fù)責(zé)遍歷芯片低速模式是否通過和高速bist模式的每個檔位是否可以通過，找出芯片可以工作的最高頻率檔位，將芯片自動歸檔，并確認(rèn)芯片可以工作；
[0032]所述測試檔位頻率產(chǎn)生單元103負(fù)責(zé)產(chǎn)生高速bist模式下，不同篩選檔位對應(yīng)的時鐘頻率；
[0033]所述efuse存儲單元102負(fù)責(zé)記錄芯片最終測試通過的高速bist檔位和是否可以通過低速bist測試；
[0034]所述低速bist測試選擇單元負(fù)責(zé)在低速bist模式時將低速bist時鐘選通，在非低速bist模式時將高速bist時鐘選通；
[0035]所述高速bist測試選擇單元負(fù)責(zé)在芯片處于低速bist測試模式或者測試模式為高速bist模式時將bist時鐘選通，否則選擇功能時鐘選通；
[0036]所述自動比對單元106負(fù)責(zé)根據(jù)期望pattern單元107的期望值和從待測電路輸出的響應(yīng)進行比對，并將比對結(jié)果送往結(jié)果分析單元；
[0037]所述結(jié)果分析單元108根據(jù)比對結(jié)果判斷本檔位的測試結(jié)果，并將測試結(jié)果送往自動掃描控制單元101。
[0038]如圖1所示，基于本發(fā)明通用的芯片測試時鐘電路，本發(fā)明的測試方法的測試過程如下:
[0039](I)、所述自動掃描控制單元101從低速bist模式開始測試，所述低速bist測試選擇單元將soc_ls_biSt_m0de信號置為有效，其他配置信號都為O，然后開始低速bist測試；
[0040](2)、低速bist測試完畢后，測試響應(yīng)信號送往自動比對單元106，自動對比單元106根據(jù)期望pattern單元107的期望值進行比較，把比較結(jié)果送往結(jié)果分析單元108，結(jié)果分析單元108在分析結(jié)果后把最終測試結(jié)果送往自動掃描控制單元101;
[0041](3)、自動掃描控制單元101收到測試結(jié)果，如果是測試失敗，則將低速bist測試失敗對應(yīng)的bit位存入efuse存儲單元102說明芯片為廢片，否則將低速bist測試通過對應(yīng)的bit位存入efuse存儲單元102 ；然后開始高速bist測試；
[0042](4)、高速bist測試從最低檔開始，所述高速bist測試選擇單元將soc_ls_bist_mode信號置為無效，將soc_hs_bist_mode信號置為有效，并將檔位設(shè)置為最低頻率檔，然后開始測試；
[0043](5)、測試完畢后，測試響應(yīng)信號送往自動比對單元106，自動對比單元106根據(jù)期望pattern進行比較，把比較結(jié)果送往結(jié)果分析單元108，結(jié)果分析單元108在分析結(jié)果后把最終測試結(jié)果送往自動掃描控制單元101;
[0044](6)、自動掃描控制單元101收到測試結(jié)果，如果最低檔測試失敗，則將最低檔位存入efuse存儲單元102，如果非最低檔測試失敗，則把前一檔作為最高可運行的LI運行檔位存入efuse存儲單元102;然后結(jié)束測試;如果測試通過，當(dāng)前檔位為最高檔，則將最高檔存入efuse存儲單元102，如果不是最高檔，則開始下一個更高檔的bist測試，然后回到步驟(5)，直到檔位測試失敗或者最高檔位測試通過后結(jié)束測試。
[0045]雖然以上描述了本發(fā)明的【具體實施方式】，但是熟悉本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，我們所描述的具體的實施例只是說明性的，而不是用于對本發(fā)明的范圍的限定，熟悉本領(lǐng)域的技術(shù)人員在依照本發(fā)明的精神所作的等效的修飾以及變化，都應(yīng)當(dāng)涵蓋在本發(fā)明的權(quán)利要求所保護的范圍內(nèi)。
【主權(quán)項】
1.一種通用的芯片測試時鐘電路，其特征在于:包括自動掃描控制單元、efuse存儲單元、bist測試檔位頻率產(chǎn)生單元、第一測試選擇單元、第二測試選擇單元、自動比對單元、期望pattern單元以及結(jié)果分析單元； 所述自動掃描控制單元分別連接所述efuse存儲單元、所述bist測試檔位頻率產(chǎn)生單元以及結(jié)果分析單元； 所述bist測試檔位頻率產(chǎn)生單元直接連接所述第一測試選擇單元的一輸入端口，該第一測試選擇單元的另一輸入端口則連接低速測試時鐘信號； 所述第二測試選擇單元的兩輸入端口分別連接所述第一測試選擇單元的輸出端口和正常功能時鐘信號;所述第二測試選擇單元的輸出端口連接待測CPU電路； 所述自動比對單元分別連接待測CPU電路、期望pattern單元以及結(jié)果分析單元。2.根據(jù)權(quán)利要求1所述的一種通用的芯片測試時鐘電路，其特征在于:所述第一測試選擇單元為低速bist測試選擇單元，第二測試選擇單元為高速bist測試選擇單元;或者第一測試選擇單元為高速bist測試選擇單元，第二測試選擇單元為低速bist測試選擇單元。3.—種通用的芯片測試時鐘電路的測試方法，其特征在于:提供如權(quán)利要求1所述的通用的芯片測試時鐘電路，測試過程如下: (1)、所述自動掃描控制單元從低速bist模式開始測試，將soc_ls_bist_mode信號置為有效，其他配置信號都為O，然后開始低速bist測試； (2)、低速bist測試完畢后，測試響應(yīng)信號送往自動比對單元，自動對比單元根據(jù)期望pattern進行比較，把比較結(jié)果送往結(jié)果分析單元，結(jié)果分析單元在分析結(jié)果后把最終測試結(jié)果送往自動掃描控制單元； (3)、自動掃描控制單元收到測試結(jié)果，如果是測試失敗，則將低速bist測試失敗對應(yīng)的bit位存入efuse存儲單元說明芯片為廢片，否則將低速bist測試通過對應(yīng)的bit位存入efuse存儲單元;然后開始高速bist測試； (4)、高速1^81:測試從最低檔開始，將80(3_18_13181:_1110(16信號置為無效，將80(3_118_bistjnode信號置為有效，并將檔位設(shè)置為最低頻率檔，所述bist測試檔位頻率產(chǎn)生單元產(chǎn)生高速測試時鐘信號送至第一測試選擇單元，然后開始測試； (5)、測試完畢后，測試響應(yīng)信號送往自動比對單元，自動對比單元根據(jù)期望pattern進行比較，把比較結(jié)果送往結(jié)果分析單元，結(jié)果分析單元在分析結(jié)果后把最終測試結(jié)果送往自動掃描控制單元； (6)、自動掃描控制單元收到測試結(jié)果，如果最低檔測試失敗，則將最低檔位存入efuse存儲單元，如果非最低檔測試失敗，則把前一檔作為最高可運行的LI運行檔位存入efuse存儲單元;然后結(jié)束測試；如果測試通過，當(dāng)前檔位為最高檔，則將最高檔存入efuse存儲單元，如果不是最高檔，則開始下一個更高檔的bist測試，然后回到步驟(5)，直到檔位測試失敗或者最高檔位測試通過后結(jié)束測試。
【文檔編號】G01R31/28GK105823978SQ201610137675
【公開日】2016年8月3日
【申請日】2016年3月11日
【發(fā)明人】廖裕民, 王新軍
【申請人】福州瑞芯微電子股份有限公司