用于集成電路的非常低電壓和偏置的掃描測(cè)試的測(cè)試電路的制作方法
【專利摘要】本發(fā)明涉及用于集成電路的非常低電壓和偏置的掃描測(cè)試的測(cè)試電路。用于具有掃描鏈的集成電路(IC)的測(cè)試電路包括：控制電路，用于將測(cè)試模板和時(shí)鐘信號(hào)施加到掃描鏈，并且用于在掃描測(cè)試過(guò)程期間變化供給電壓的電平。在第一測(cè)試階段，將供給電壓設(shè)置到IC的額定電壓電平，同時(shí)以快的速率將測(cè)試模板移入掃描鏈中。以較低速率運(yùn)行第二捕獲階段，并且將供給電壓降低到較低的電平，使得能夠觀察在以額定電壓運(yùn)行捕獲階段時(shí)不能檢測(cè)的缺陷，但是IC中的切換元件仍然正確地工作。與已知非常低的電壓(VLV)掃描測(cè)試過(guò)程相比，以較高速度運(yùn)行移位階段降低總測(cè)試時(shí)間。
【專利說(shuō)明】
用于集成電路的非常低電壓和偏置的掃描測(cè)試的測(cè)試電路
技術(shù)領(lǐng)域
[0001]本發(fā)明大體上涉及測(cè)試集成電路器件，以及更具體地涉及非常低電壓和偏置的掃描測(cè)試方法。
【背景技術(shù)】
[0002]集成電路(IC)器件，諸如微處理器或片上系統(tǒng)(SOC)器件，通常包括被布置成執(zhí)行特定功能的邏輯門的復(fù)雜矩陣。這些邏輯門經(jīng)常以兩種并行布置而互連，一個(gè)布置用于操作，而另一個(gè)布置用于測(cè)試。將多個(gè)觸發(fā)器一起鏈接到“掃描鏈”中是布置用于測(cè)試的邏輯單元的一種已知方法。這種掃描鏈有效地形成大移位寄存器，大移位寄存器可用來(lái)獲得對(duì)處于操作的測(cè)試模式的IC器件的內(nèi)部節(jié)點(diǎn)的接入。在這種測(cè)試模式中，通常以IC器件的額定電壓電平對(duì)IC器件進(jìn)行供電，并在第一掃描移位階段，以預(yù)先選定的時(shí)鐘速率將掃描測(cè)試模板移入掃描鏈中。然后在第二階段，IC器件被放入正?；颉安东@”模式中達(dá)一個(gè)或多個(gè)時(shí)鐘周期。在第三階段，IC器件被再次放置在掃描移位模式中，并以相同的時(shí)鐘速率順序地移出掃描鏈寄存器的內(nèi)容(其包括測(cè)試結(jié)果)，用于與期望的輸出值比較。這個(gè)三階段測(cè)試周期通常被重復(fù)多次。

【發(fā)明內(nèi)容】

[0003]已知的是:某些制造缺陷，諸如互連橋接和柵極氧化物短接，是IC器件中的早期壽命故障和可靠性問(wèn)題的主要原因。然而，這些缺陷經(jīng)常仍然未由以正常額定電壓進(jìn)行的掃描測(cè)試檢測(cè)出。還已知的是:在以降低的電源電壓進(jìn)行的掃描測(cè)試期間，這種缺陷確實(shí)變得明顯。
[0004]如今多數(shù)邏輯電路以或者1.8伏或者1.2伏的電源電壓操作。然而，在低得多的電壓下，仍可維持正確的邏輯操作。實(shí)際上，只要邏輯門的輸出電壓足以開關(guān)驅(qū)動(dòng)門中的晶體管，邏輯電路將正常工作，盡管以降低的速度。因此，已開發(fā)“非常低的電壓”或VLV掃描測(cè)試技術(shù)，該技術(shù)以相對(duì)低的供給電壓值操作，例如通常以0.8伏。通常，還降低時(shí)鐘速率，以考慮通過(guò)使用降低的供給電壓電平而引入的較長(zhǎng)傳播延遲。已知的VLV掃描測(cè)試方法在整個(gè)掃描和捕獲階段維持恒定的供給電壓電平和恒定的時(shí)鐘頻率。雖然該方法具有某些類型的故障的更佳檢測(cè)的優(yōu)點(diǎn)，但缺點(diǎn)是降低的測(cè)試的運(yùn)行速度以及因此延長(zhǎng)的總測(cè)試時(shí)間。例如，用降低的供給電壓運(yùn)行的測(cè)試可花費(fèi)比以額定電壓電平運(yùn)行的測(cè)試長(zhǎng)10倍的時(shí)間。隨著產(chǎn)品質(zhì)量要求提高，測(cè)試成本成為對(duì)總器件成本的更大的貢獻(xiàn)者(通常達(dá)30%)。期望降低測(cè)試成本同時(shí)仍然保持測(cè)試質(zhì)量在高水平。
[0005]因此，提供減少掃描測(cè)試方法的并且尤其是VLV掃描測(cè)試的總測(cè)試時(shí)間的方式將是有利的。
【附圖說(shuō)明】
[0006]通過(guò)連同附圖參考優(yōu)選實(shí)施例的下列描述，能夠最佳地理解發(fā)明及其目的和優(yōu)點(diǎn)，其中:
[0007]圖1是根據(jù)發(fā)明實(shí)施例的用于集成電路的測(cè)試電路的示意框圖；
[0008]圖2是示出了用于集成電路的操作的三階段測(cè)試模式的示例的時(shí)序圖；以及
[0009]圖3是根據(jù)發(fā)明實(shí)施例的示出了測(cè)試集成電路的第一方法和第二方法的簡(jiǎn)化流程圖；以及
[0010]圖4是根據(jù)發(fā)明實(shí)施例的示出了測(cè)試集成電路的第三方法的簡(jiǎn)化流程圖。
【具體實(shí)施方式】
[0011]下面結(jié)合附圖闡述的詳細(xì)描述旨在作為發(fā)明的當(dāng)前優(yōu)選實(shí)施例的描述，并不旨在表示能夠以其實(shí)施本發(fā)明的唯一形式。應(yīng)當(dāng)理解的是:相同或等同的功能可由旨在包含在本發(fā)明的精神和范圍內(nèi)的不同實(shí)施例完成。在圖中，相同的標(biāo)號(hào)在全文中用來(lái)指示相同的元件。此外，術(shù)語(yǔ)“包括”、“包含”或其任何其它變型旨在覆蓋非排他性的包括，使得包括一列元件或步驟的模塊、電路、器件部件、結(jié)構(gòu)和方法步驟不僅包括那些元件，而且可包括未明確列出或這種模塊、電路、器件部件或步驟固有的其它元件或步驟。由“包括...一個(gè)”進(jìn)行的步驟或元件，在沒有更多約束地情況下，不會(huì)排除存在包括該元件或步驟的額外的相同的元件或步驟。
[0012]在一個(gè)實(shí)施例中，本發(fā)明提供用于具有至少一個(gè)掃描鏈的IC器件的測(cè)試電路。該測(cè)試電路包括:控制單元，可操作地耦合到掃描鏈，用于將測(cè)試模板和時(shí)鐘信號(hào)施加到掃描鏈，以及電壓供給模塊，可操作地耦合到控制單元和IC器件，用于將操作電壓施加到IC器件?？刂茊卧徊贾贸?在掃描移位階段，將操作電壓設(shè)置到第一電平，并將時(shí)鐘信號(hào)的頻率設(shè)置到第一值，而在掃描捕獲階段，將操作電壓設(shè)置到不同于第一電平的第二電平，并將時(shí)鐘信號(hào)的頻率設(shè)置到第二值。
[0013]在另一個(gè)實(shí)施例中，本發(fā)明提供一種用于測(cè)試集成電路的方法，該集成電路具有用于接收測(cè)試模板和時(shí)鐘信號(hào)的至少一個(gè)掃描鏈。該方法包括:在掃描移位階段，將集成電路的操作電壓設(shè)置到第一電平，并將時(shí)鐘信號(hào)的頻率設(shè)置到第一值，而在掃描捕獲階段，將操作電壓設(shè)置到不同于第一電平的第二電平，并將時(shí)鐘信號(hào)的頻率設(shè)置到第二值。在一個(gè)實(shí)施例中，第二電壓電平低于第一電壓電平，而第二時(shí)鐘頻率值低于第一時(shí)鐘頻率值。
[0014]已經(jīng)觀察到:大多數(shù)掃描測(cè)試時(shí)間花在掃描移位過(guò)程上。即，將掃描模板移入掃描鏈寄存器中并從掃描鏈寄存器中移出。通常，移入或移出操作可能花費(fèi)至少100個(gè)時(shí)鐘周期，這取決于掃描鏈長(zhǎng)度。移“入”階段將集成電路設(shè)置到用于瞄準(zhǔn)某些故障的某個(gè)狀態(tài)。在掃描捕獲階段期間(這通?；ㄙM(fèi)一個(gè)或者兩個(gè)時(shí)鐘周期)，恰當(dāng)?shù)匕l(fā)生故障檢測(cè)。根據(jù)發(fā)明的一個(gè)實(shí)施例，在掃描移位期間，施加正常(額定)電壓，使得可以正常(快)的速度運(yùn)行掃描測(cè)試的主要部分，并且在掃描捕獲階段期間，電壓供給被降低到較低的電平或者被設(shè)置到偏置模式，使得在捕獲階段，可檢測(cè)所瞄準(zhǔn)的故障。
[0015]在替代實(shí)施例中，第二電壓電平高于第一電壓電平。由于在包括掃描鏈寄存器的鎖存器(或觸發(fā)器)中的保持時(shí)間沖突(v1lat1n)，該替代實(shí)施例對(duì)于確定先前檢測(cè)的掃描故障是否只由于掃描移位操作的故障是有用的。在一個(gè)示例中，設(shè)置第一時(shí)鐘頻率值和第二時(shí)鐘頻率值，使得捕獲階段以額定測(cè)試速度運(yùn)行，而掃描移位階段以通常的掃描移位速度運(yùn)行。這兩個(gè)時(shí)鐘頻率值可以相同或者可以不同。
[0016]現(xiàn)在參考圖1，示出包括多個(gè)掃描鏈101的IC 100。掃描鏈通常可包括若干掃描單元。IC 100 (以及掃描鏈101)從電壓調(diào)節(jié)器104在線102上接收第一供給電壓VDD并在線103上接收第二供給電壓VSS。在該實(shí)施例中VSS是接地。在一個(gè)實(shí)施例中，在IC 100中實(shí)現(xiàn)電壓調(diào)節(jié)器104。
[0017]數(shù)字模擬轉(zhuǎn)換器(DAC) 105可操作地耦合到電壓調(diào)節(jié)器104，并具有在線106上向電壓調(diào)節(jié)器提供參考電壓的輸出。DAC 105可操作地耦合到測(cè)試控制單元CTCU) 107，并在線108上接收來(lái)自T⑶107的控制信號(hào)。在一個(gè)實(shí)施例中，在T⑶107內(nèi)實(shí)現(xiàn)DAC 105。在一些實(shí)施例中，在IC 100中實(shí)現(xiàn)1U107。T⑶107還可操作地耦合到電壓調(diào)節(jié)器104，并在線109上提供“偏置使能”信號(hào)，以及在線110上提供“低電壓測(cè)試”使能信號(hào)。TCU 107還可操作地耦合到IC 100，并提供測(cè)試掃描模板，用于為了掃描測(cè)試目的而在線111上移入掃描鏈101中。
[0018]T⑶107在線112上接收來(lái)自IC 100的掃描測(cè)試的結(jié)果。T⑶107還在線113上將“掃描使能”信號(hào)供應(yīng)給IC 100，并且還在線114上將時(shí)鐘信號(hào)供應(yīng)給IC 100在一個(gè)實(shí)施例中，T⑶107在線115上向電壓調(diào)節(jié)器104提供配置信號(hào)。在一個(gè)實(shí)施例中，在T⑶107中生成時(shí)鐘信號(hào)，并且由T⑶107設(shè)置時(shí)鐘信號(hào)的頻率。在一個(gè)實(shí)施例中，T⑶107由電壓調(diào)節(jié)器104供電。
[0019]IC 100可以在若干種模式中操作。一種模式是操作的正常功能模式，由此電壓調(diào)節(jié)器在線102上將供給電壓VDD設(shè)置到集成電路器件100的額定電壓。通常，該額定電壓是1.2伏。
[0020]另一個(gè)模式是操作的低電壓掃描測(cè)試模式。在該模式中，T⑶107在線110上向電壓調(diào)節(jié)器104有效(assert) “低電壓測(cè)試使能”信號(hào)，并在線108上向DAC 105有效控制信號(hào)。后一個(gè)控制信號(hào)使得DAC 105能夠?yàn)殡妷赫{(diào)節(jié)器104設(shè)置參考電壓，該參考電壓覆蓋在正常功能模式中使用的電壓調(diào)節(jié)器的內(nèi)部參考電壓。
[0021]低電壓掃描測(cè)試模式具有三個(gè)階段。參考圖2，第一階段201是掃描移入階段，通過(guò)在線113上將掃描使能信號(hào)設(shè)置為邏輯HIGH值(見蹤跡202)而由T⑶107通信到IC100。在該第一階段中，TCU 107還將時(shí)鐘信號(hào)(蹤跡203)設(shè)置到第一頻率，集成電路在線114上接收該第一頻率。另外，在第一階段201的開始和整個(gè)第一階段201中，DAC 105和電壓調(diào)節(jié)器104 —起確保VDD被設(shè)置到正常額定電壓電平，例如1.2伏。在第一階段201期間，存儲(chǔ)在TCU 107中(或替代地，從外部測(cè)試裝置(未示出)獲得)的第一測(cè)試模板在線111上被移入掃描鏈中。這通常可以花費(fèi)許多時(shí)鐘周期，這取決于掃描鏈長(zhǎng)度。
[0022]當(dāng)已由掃描鏈接收包括測(cè)試模板的所有測(cè)試數(shù)據(jù)時(shí)，則測(cè)試模式在點(diǎn)204處移至第二階段(參考圖2)。掃描移入階段的結(jié)束由T⑶107在線113上將掃描使能信號(hào)202設(shè)置到邏輯LOW電平而通知給IC 100。隨后的第二階段是掃描捕獲階段205，如果存在故障，其中允許集成電路對(duì)輸入測(cè)試模板反應(yīng)，或者如所預(yù)期或者不是。在第二階段期間，TCU107將時(shí)鐘信號(hào)203的頻率設(shè)置到較低的值(與第一階段相比)。另外，在第二 (掃描捕獲)階段期間，DAC 105 (在T⑶107的控制下)和電壓調(diào)節(jié)器104 —起確保VDD被設(shè)置到降低的電壓電平(例如0.8伏)。因此在通常運(yùn)行一個(gè)或兩個(gè)(減小的)時(shí)鐘周期的掃描捕獲階段期間，以低于集成電路的額定電壓但足夠用于正常功能的電壓電平來(lái)供電集成電路(并且足夠低，以確保只能夠以較低電平檢測(cè)的某些故障的檢測(cè))?，F(xiàn)在，可以檢測(cè)出如果將以正常電壓電平(即在本示例中以等于1.2伏的VDD)運(yùn)行掃描捕獲階段將不能夠被檢測(cè)出的IC 100的故障。
[0023]在掃描捕獲階段205的結(jié)束時(shí)，在點(diǎn)206處，TCU 107將掃描使能信號(hào)202設(shè)置回邏輯HIGH值。現(xiàn)在進(jìn)入第三階段，這是另一個(gè)掃描移位階段207。在該第三階段207中，T⑶107還將時(shí)鐘信號(hào)(蹤跡202)設(shè)置回第一頻率值。另外，在該第三階段207的開始和整個(gè)該第三階段207中，DAC 105和電壓調(diào)節(jié)器104 —起確保VDD被設(shè)置到正常的額定電壓電平，例如1.2伏。在第三階段207期間，由IC 100對(duì)在第一階段201期間移入的測(cè)試模板的響應(yīng)被移出到TCU 107中。接收的響應(yīng)包括掃描測(cè)試的結(jié)果，并且可以或者在TCU107內(nèi)或者使用其它測(cè)試裝置(未示出)與預(yù)期值相比較，以便檢測(cè)任何故障。
[0024]在另一個(gè)實(shí)施例中，在第三階段期間，當(dāng)正移出第一測(cè)試模板的結(jié)果時(shí)，可從TCU107移入第二測(cè)試模板。
[0025]將理解的是:通常，存在穩(wěn)定(settle)時(shí)間，在該穩(wěn)定時(shí)間期間，電壓電平在掃描和捕獲階段之間切換之后(即在點(diǎn)204和206處)，穩(wěn)定到期望的值。在TCU 107的控制下，在掃描階段和捕獲階段之間切換時(shí)，供應(yīng)給IC 100的電壓自動(dòng)切換到分別用于移位和捕獲的期望的電壓電平。在一個(gè)實(shí)施例中，直接切換至DAC輸出電平以覆蓋電壓調(diào)節(jié)器104的參考電壓。在該實(shí)施例中，穩(wěn)定時(shí)間包括DAC的穩(wěn)定時(shí)間和電壓調(diào)節(jié)器的穩(wěn)定時(shí)間二者。在替代實(shí)施例中，DAC的輸出在整個(gè)測(cè)試序列期間保持不變，并通過(guò)改變?cè)诰€115上供應(yīng)到電壓調(diào)節(jié)器104的配置位而完成電壓供給變化。在該替代實(shí)施例中，只有電壓調(diào)節(jié)器104的穩(wěn)定時(shí)間對(duì)電壓穩(wěn)定時(shí)間有貢獻(xiàn)。
[0026]低功率微控制器產(chǎn)品目前是市場(chǎng)可獲得的。這些能夠在VLPR “非常低功率運(yùn)行”模式中操作，在該模式中VSS (通常接地)被偏置到0.2V或0.4V而不是0V。另外，運(yùn)行頻率從通常的80MHz降到8MHz或4MHz，以便降低功耗。因此，在“BIAS-SCAN”模式中運(yùn)行這種器件是可能的，該模式對(duì)應(yīng)于VLPR模式，以便測(cè)試微控制器(或其它類似的集成電路器件)實(shí)際上是否能夠以例如如上所提及的8MHz或4MHz的額定VLPR速度運(yùn)行。
[0027]因此，在操作的偏置掃描測(cè)試模式的示例中，在線109上由T⑶107向電壓調(diào)節(jié)器104有效偏置掃描使能信號(hào)。在掃描移位階段中，VDD被設(shè)置到1.2伏，而VSS被設(shè)置到零。時(shí)鐘頻率被設(shè)置到正常掃描移位頻率，例如20MHz。在掃描捕獲階段中，VDD保持在1.2伏，但VSS被偏置到0.2伏，使得與掃描移位階段相比，操作電壓被降低。另外，時(shí)鐘頻率被設(shè)置到與掃描移位模式相比較低的頻率，例如4MHz。這些測(cè)試條件使其能夠確定被測(cè)器件在VLPR模式(當(dāng)VSS被偏置時(shí))中是否能夠以額定的VLPR速度(例如4MHz)操作。
[0028]現(xiàn)在將參考圖1和描述根據(jù)發(fā)明的用于掃描測(cè)試集成電路器件的方法的第一示例。在該示例中，施加到集成電路的操作電壓和時(shí)鐘頻率在如下的測(cè)試過(guò)程期間是變化的。在301處，進(jìn)入測(cè)試模式，并且供給電壓VDD被初始地設(shè)置在正常的額定電平，而VSS接地。由TCU 107設(shè)置電壓調(diào)節(jié)器104的狀況。在一個(gè)實(shí)施例中，可在用于掃描移位和掃描捕獲的期望的電壓電平之間自動(dòng)切換到集成電路器件的電壓供給。在302處，在正常供給電壓狀況下并以正常的掃描移位速度，即以正常的掃描時(shí)鐘頻率，將掃描模板加載到掃描鏈101中。(例如，對(duì)于正常操作頻率可高達(dá)80MHZ的集成電路，正常的掃描移位頻率通常是20MHz或30MHz)。另外，也以正常的掃描移位速度卸載對(duì)先前加載的掃描模板的響應(yīng)。在303處，在切換到捕獲階段時(shí)降低VDD的電平，并且以降低的速度執(zhí)行模板啟動(dòng)和響應(yīng)捕獲；即還降低時(shí)鐘頻率。在304處，如果確定將進(jìn)行進(jìn)一步的測(cè)試，則過(guò)程恢復(fù)到302。如果所有的測(cè)試完成，則過(guò)程在305處結(jié)束。
[0029]根據(jù)發(fā)明的用于掃描測(cè)試集成電路器件的方法的第二示例如同在參考圖3的第一示例中的那樣進(jìn)行，除了:在切換到捕獲階段時(shí)，通過(guò)以小的正電壓來(lái)偏置電壓供給的接地參考VSS而降低操作電壓(同時(shí)維持VDD的電平)。
[0030]現(xiàn)在將參考圖4描述根據(jù)發(fā)明的實(shí)施例的用于掃描測(cè)試的方法的第三示例。該第三示例包括用于掃描鏈故障診斷和恢復(fù)的測(cè)試。在401處，進(jìn)入測(cè)試模式，并且供給電壓被初始設(shè)置在低于正常額定電壓的“安全掃描移位”電壓。該安全掃描移位電壓被設(shè)置在這樣的電平，其中預(yù)期:將進(jìn)行掃描移位過(guò)程而沒有任何保持時(shí)間沖突發(fā)生(即沒有任何檢測(cè)的故障將能夠?qū)呙枰莆贿^(guò)程的故障有貢獻(xiàn))。在402處，以正常的掃描移位速度但在較低的“安全掃描移位”電壓狀況下將掃描模板加載到掃描鏈101中。另外，也以正常的掃描移位速度卸載對(duì)先前加載的掃描模板的響應(yīng)。在403處，在切換到捕獲階段時(shí)，供給電壓升高到正常的額定供給電壓，并且以正常的捕獲速度執(zhí)行模板啟動(dòng)和響應(yīng)捕獲，以檢測(cè)在期望的狀況(電壓和時(shí)鐘速度)下的故障而不損害測(cè)試質(zhì)量。在404處，如果確定將進(jìn)行進(jìn)一步的測(cè)試，則過(guò)程恢復(fù)到402。如果所有的測(cè)試完成，則過(guò)程在405處結(jié)束。如果集成電路未通過(guò)以正常掃描序列的掃描測(cè)試，但通過(guò)了該掃描序列401-405，則先前檢測(cè)的故障可被識(shí)別為該故障源起于掃描移位過(guò)程中。可通過(guò)使用本文中參考圖4所述的掃描測(cè)試方法安全地恢復(fù)由于掃描移位故障(由于掃描路徑上的時(shí)序問(wèn)題)產(chǎn)生的損失?？赏ㄟ^(guò)以不同的電壓電平測(cè)試掃描鏈模板直到獲得期望的結(jié)果，來(lái)發(fā)現(xiàn)安全掃描移位電壓。在一個(gè)示例中，通過(guò)以不同的電壓運(yùn)行多個(gè)掃描鏈測(cè)試直到檢測(cè)不到任何掃描移位故障，而確定用于第一電壓電平的值。該無(wú)故障狀況發(fā)生處的電壓電平是安全掃描移位電壓電平。
[0031 ] 如本文中所討論的連接可以是適合于例如經(jīng)由中間器件而從各個(gè)節(jié)點(diǎn)、單元或器件或向各個(gè)節(jié)點(diǎn)、單元或器件傳送信號(hào)的任何類型的連接。因此，除非暗示或另有說(shuō)明，連接例如可以是直接連接或間接連接。可參考是單個(gè)連接、多個(gè)連接、單向連接或雙向連接來(lái)示出或描述連接。然而，不同實(shí)施例可改變連接的實(shí)現(xiàn)方式。例如，可使用分離的單向連接而不是雙向連接，或反之亦然。另外，可用串行或以時(shí)間復(fù)周方式傳送多個(gè)信號(hào)的單個(gè)連接替換多個(gè)連接。同樣地，攜帶多個(gè)信號(hào)的單個(gè)連接可以被分離成攜帶這些信號(hào)的子集的各種不同的連接。因此，存在用于傳送信號(hào)的許多選項(xiàng)。
[0032]本文中所述的信號(hào)可被設(shè)計(jì)為正或負(fù)邏輯。在負(fù)邏輯信號(hào)的情況下，信號(hào)是低電平有效，其中邏輯真狀態(tài)對(duì)應(yīng)于邏輯電平O。在正邏輯信號(hào)的情況下，信號(hào)是高電平有效，其中邏輯真狀態(tài)對(duì)應(yīng)于邏輯電平I。注意的是:本文所述的任何信號(hào)可被設(shè)計(jì)為或者負(fù)或者正的邏輯信號(hào)。因此，在替代實(shí)施例中，被描述為正邏輯信號(hào)的那些信號(hào)可被實(shí)現(xiàn)為負(fù)邏輯信號(hào)，而被描述為負(fù)邏輯信號(hào)的那些信號(hào)可被實(shí)現(xiàn)為正邏輯信號(hào)。
[0033]為了說(shuō)明和描述的目的，已經(jīng)呈現(xiàn)了本發(fā)明的優(yōu)選實(shí)施例的描述，但并非旨在窮舉或?qū)⒈景l(fā)明限制于公開的形式。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解:可對(duì)在不脫離上述實(shí)施例的廣泛的發(fā)明構(gòu)思的情況下，做出對(duì)上述實(shí)施例的改變。因此理解的是:本發(fā)明并不限于公開的特定實(shí)施例，而是涵蓋如由所附權(quán)利要求限定的本發(fā)明的精神和范圍內(nèi)的改變。
【主權(quán)項(xiàng)】
1.一種測(cè)試電路，用于具有至少一個(gè)掃描鏈的集成電路(IC)器件，該測(cè)試電路包括: 控制單元，可操作地耦合到所述至少一個(gè)掃描鏈，用于將測(cè)試模板和時(shí)鐘信號(hào)施加到所述至少一個(gè)掃描鏈； 電壓供給模塊，可操作地耦合到所述控制單元和所述IC器件，用于將操作電壓施加到所述IC器件， 其中，所述控制單元在掃描移位階段將操作電壓設(shè)置到第一電壓電平，并將時(shí)鐘信號(hào)的頻率設(shè)置到第一頻率值，并且在掃描捕獲階段，所述控制單元將所述操作電壓設(shè)置到不同于所述第一電壓電平的第二電壓電平，并將所述時(shí)鐘信號(hào)的頻率設(shè)置到第二頻率值。2.根據(jù)權(quán)利要求1所述的測(cè)試電路，其中，所述第二電壓電平低于所述第一電壓電平，而所述第二時(shí)鐘頻率值低于所述第一時(shí)鐘頻率值。3.根據(jù)權(quán)利要求1所述的測(cè)試電路，其中，所述第二電壓電平高于所述第一電壓電平。4.根據(jù)權(quán)利要求3所述的測(cè)試電路，其中，所述控制單元控制所述電壓供給模塊，以將所述第一電壓電平設(shè)置到等于所述IC器件的額定電壓的電壓電平。5.根據(jù)權(quán)利要求4所述的測(cè)試電路，其中，所述控制單元控制所述電壓供給模塊，以通過(guò)正偏置所述電壓供給模塊的接地參考而將所述第二電壓電平設(shè)置到小于所述第一電壓電平的值。6.根據(jù)權(quán)利要求3所述的測(cè)試電路，其中，所述控制單元控制所述電壓供給模塊，以將所述第二電壓電平設(shè)置到等于所述IC器件的額定電壓的電壓電平。7.一種用于測(cè)試集成電路IC的方法，所述集成電路包括用于接收測(cè)試模板和時(shí)鐘信號(hào)的至少一個(gè)掃描鏈，該方法包括: 在掃描移位階段，將所述IC的操作電壓設(shè)置到第一電壓電平，并將所述時(shí)鐘信號(hào)的頻率設(shè)置到第一頻率值；以及 在掃描捕獲階段，將所述操作電壓設(shè)置到不同于所述第一電壓電平的第二電壓電平，并將所述時(shí)鐘信號(hào)的頻率設(shè)置到第二頻率值。8.根據(jù)權(quán)利要求7所述的方法，還包括:將所述第二電壓電平設(shè)置到低于所述第一電壓電平的電平，并將所述第二時(shí)鐘頻率值設(shè)置到低于所述第一時(shí)鐘頻率值的值。9.根據(jù)權(quán)利要求8所述的方法，還包括:將所述第一電壓電平設(shè)置到等于所述IC的額定電壓的電平。10.根據(jù)權(quán)利要求7所述的方法，還包括:將所述第二電壓電平設(shè)置到高于所述第一電壓電平的電平。11.根據(jù)權(quán)利要求10所述的方法，還包括:將所述第二電壓電平設(shè)置到等于所述IC的額定電壓的電平。12.根據(jù)權(quán)利要求10所述的方法，還包括:通過(guò)以不同電壓運(yùn)行多個(gè)掃描鏈測(cè)試直到檢測(cè)不到任何掃描移位故障，而確定所述第一電壓電平的值。13.根據(jù)權(quán)利要求7所述的方法，還包括: 在第一掃描移位階段，將第一測(cè)試模板移入所述掃描鏈中，以及 在所述掃描捕獲階段之后的第二掃描移位階段，將對(duì)所述第一測(cè)試模板的響應(yīng)從所述掃描鏈移出， 其中在所述第一掃描移位階段和第二掃描移位階段二者期間，所述IC的操作電壓被設(shè)置到所述第一電壓電平，而所述時(shí)鐘信號(hào)的頻率被設(shè)置到所述第一頻率值。14.根據(jù)權(quán)利要求13所述的方法，其中，在所述第二掃描移位階段期間，第二測(cè)試模板被掃描到所述掃描鏈中。15.—種集成電路IC器件，包括: 至少一個(gè)掃描鏈； 測(cè)試控制單元，可操作地耦合到所述掃描鏈，用于將測(cè)試模板和時(shí)鐘信號(hào)施加到所述掃描鏈；以及 電壓供給模塊，可操作地耦合到所述測(cè)試控制單元，用于將操作電壓施加到所述掃描鏈， 其中，所述測(cè)試控制單元被布置成:在掃描移位階段，將所述操作電壓設(shè)置到第一電壓電平，并將所述時(shí)鐘信號(hào)的頻率設(shè)置到第一頻率值，并且在掃描捕獲階段，將所述操作電壓設(shè)置到不同于所述第一電壓電平的第二電壓電平，并將所述時(shí)鐘信號(hào)的頻率設(shè)置到第二頻率值。
【文檔編號(hào)】G01R31/3181GK105891703SQ201410858263
【公開日】2016年8月24日
【申請(qǐng)日】2014年12月22日
【發(fā)明人】張旺根, 丁黃勝, 吳建舟
【申請(qǐng)人】飛思卡爾半導(dǎo)體公司