建立掃描測(cè)試架構(gòu)的方法和集成電路與電子裝置的制造方法
【專利摘要】本發(fā)明提供一種集成電路，包括：測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；時(shí)鐘控制單元，用以根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試時(shí)鐘以及階段選擇信號(hào)，產(chǎn)生復(fù)數(shù)掃描時(shí)鐘信號(hào)；復(fù)數(shù)壓縮掃描電路，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)該掃描時(shí)鐘信號(hào)之一以及來(lái)自該測(cè)試存取端口的測(cè)試輸入而產(chǎn)生第一數(shù)據(jù)；以及選擇器，用以根據(jù)該階段選擇信號(hào)，選擇性地提供該第一數(shù)據(jù)之一至該測(cè)試存取端口，以作為測(cè)試輸出。通過(guò)利用本發(fā)明，可降低位移功率消耗以及電流?電阻位降。
【專利說(shuō)明】
建立掃描測(cè)試架構(gòu)的方法和集成電路與電子裝置
技術(shù)領(lǐng)域
[0001] 本發(fā)明有關(guān)于集成電路(Integrated Circuit，1C)，且尤其有關(guān)于具有掃描測(cè)試架構(gòu)的集成電路。【背景技術(shù)】
[0002]隨著電路設(shè)計(jì)越趨復(fù)雜，越來(lái)越多的電子組件被集成在單一芯片中。隨著現(xiàn)代芯片設(shè)計(jì)復(fù)雜度的成長(zhǎng)，集成電路的測(cè)試設(shè)計(jì)會(huì)越來(lái)越重要。因此，需要在芯片的設(shè)計(jì)流程中有良好的測(cè)試設(shè)計(jì)方法，以早期診斷出復(fù)雜的系統(tǒng)芯片(System-on-chip，SoC)集成電路在制程上的缺陷。
[0003] 對(duì)復(fù)雜的集成電路來(lái)說(shuō)，使用的邏輯單元越多，則執(zhí)行掃描測(cè)試所需要的時(shí)間也就越來(lái)越長(zhǎng)，進(jìn)而增加了集成電路的測(cè)試成本。因此，在集成電路的可測(cè)試性電路設(shè)計(jì)(design for testability，DFT)中可使用壓縮掃描測(cè)試架構(gòu)(compressed scan architecture，SCSA)來(lái)進(jìn)行掃描測(cè)試，其中壓縮掃描測(cè)試架構(gòu)能使用有限的測(cè)試輸入接腳 (pin)/接合墊(pad)與輸出接腳/接合墊來(lái)大幅增加掃描鏈(scan chain)數(shù)量。增加掃描鏈數(shù)量可以減少掃描鏈電路的長(zhǎng)度，從而可降低測(cè)試時(shí)間。此外，使用壓縮掃描測(cè)試架構(gòu)可對(duì)測(cè)試數(shù)據(jù)進(jìn)行壓縮，來(lái)減少測(cè)試的數(shù)據(jù)量。因此，亦可降低測(cè)試時(shí)間，進(jìn)而降低集成電路的測(cè)試成本。
【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種集成電路，包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；時(shí)鐘控制單元，用以根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試時(shí)鐘以及階段選擇信號(hào)，產(chǎn)生復(fù)數(shù)掃描時(shí)鐘信號(hào)；復(fù)數(shù)壓縮掃描電路，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)該掃描時(shí)鐘信號(hào)之一以及來(lái)自該測(cè)試存取端口的測(cè)試輸入而產(chǎn)生第一數(shù)據(jù)； 以及選擇器，用以根據(jù)該階段選擇信號(hào)，選擇性地提供該第一數(shù)據(jù)之一至該測(cè)試存取端口， 以作為測(cè)試輸出。
[0005] 本發(fā)明另提供一種電子裝置，包括一集成電路，其中該集成電路包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；時(shí)鐘控制單元，用以根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試時(shí)鐘以及階段選擇信號(hào)，產(chǎn)生復(fù)數(shù)掃描時(shí)鐘信號(hào)；復(fù)數(shù)壓縮掃描電路，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)該掃描時(shí)鐘信號(hào)之一以及來(lái)自該測(cè)試存取端口的測(cè)試輸入而產(chǎn)生第一數(shù)據(jù)；以及選擇器，用以根據(jù)該階段選擇信號(hào)，選擇性地提供該第一數(shù)據(jù)之一至該測(cè)試存取端口，以作為一測(cè)試輸出。
[0006] 本發(fā)明另提供一種集成電路，包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；以及復(fù)數(shù)壓縮掃描電路，耦接于該測(cè)試存取端口，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試輸入以及測(cè)試時(shí)鐘而產(chǎn)生測(cè)試輸出至該測(cè)試存取端口，其中當(dāng)該掃描致能信號(hào)成立時(shí)，一次只有一個(gè)該測(cè)試時(shí)鐘產(chǎn)生。
[0007] 本發(fā)明另提供一種電子裝置，包括一集成電路，其中該集成電路包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；以及復(fù)數(shù)壓縮掃描電路，耦接于該測(cè)試存取端口，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試輸入以及測(cè)試時(shí)鐘而產(chǎn)生測(cè)試輸出至該測(cè)試存取端口，其中當(dāng)該掃描致能信號(hào)成立時(shí)，一次只有一個(gè)該測(cè)試時(shí)鐘產(chǎn)生。
[0008]本發(fā)明另提供一種在一集成電路中建立掃描測(cè)試架構(gòu)的方法，該方法包括:對(duì)該集成電路進(jìn)行緩存器傳輸層級(jí)處理，以將該集成電路的復(fù)數(shù)邏輯單元?jiǎng)澐譃閺?fù)數(shù)掃描群組；對(duì)每一該掃描群組進(jìn)行可測(cè)性設(shè)計(jì)，以將每一該邏輯單元替換為一掃描單元，并得到壓縮掃描電路；根據(jù)該掃描群組，修改標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，以將該集成電路的復(fù)數(shù)掃描位移周期劃分成復(fù)數(shù)階段，其中該階段的數(shù)量等于該掃描群組的數(shù)量；以及根據(jù)該標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，產(chǎn)生復(fù)數(shù)測(cè)試圖樣，其中該測(cè)試圖樣用以在每一該階段中，僅對(duì)該壓縮掃描電路之一進(jìn)行掃描測(cè)試。
[0009]本發(fā)明另提供一種在一集成電路中建立掃描測(cè)試架構(gòu)的方法，該方法包括:對(duì)該集成電路進(jìn)行緩存器傳輸層級(jí)處理，以將該集成電路的復(fù)數(shù)邏輯單元?jiǎng)澐譃閺?fù)數(shù)掃描群組；對(duì)每一該掃描群組進(jìn)行可測(cè)性設(shè)計(jì)，以將每一該邏輯單元替換為一掃描單元，并得到壓縮掃描電路；根據(jù)該掃描群組，修改標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，以得到除了一特定壓縮掃描電路之外其他每一該壓縮掃描電路的虛擬配置；根據(jù)該標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，產(chǎn)生該壓縮掃描電路的復(fù)數(shù)測(cè)試圖樣；根據(jù)該虛擬配置，將該集成電路的復(fù)數(shù)掃描位移周期劃分成復(fù)數(shù)階段；以及對(duì)該集成電路進(jìn)行圖樣處理，以于每一該階段內(nèi)安排所對(duì)應(yīng)的該壓縮掃描電路的該測(cè)試圖樣，其中該階段的數(shù)量等于該掃描群組的數(shù)量，以及每一該虛擬配置對(duì)應(yīng)于每一該階段。
[0010]通過(guò)利用本發(fā)明，可降低位移功率消耗以及電流-電阻位降?！靖綀D說(shuō)明】
[0011]圖1是根據(jù)本發(fā)明一實(shí)施例的集成電路的示意圖。
[0012]圖2是圖1中集成電路的信號(hào)波形圖。
[0013]圖3是根據(jù)本發(fā)明另一實(shí)施例的集成電路的示意圖。
[0014]圖4是圖3中集成電路的信號(hào)波形圖。
[0015]圖5是根據(jù)本發(fā)明一實(shí)施例的在一集成電路中建立掃描測(cè)試架構(gòu)的方法流程圖。
[0016]圖6是根據(jù)本發(fā)明另一實(shí)施例的在一集成電路中建立掃描測(cè)試架構(gòu)的方法流程圖。
[0017]圖7A是根據(jù)本發(fā)明一實(shí)施例所述進(jìn)行自動(dòng)測(cè)試圖樣產(chǎn)生來(lái)產(chǎn)生測(cè)試圖樣的示意圖。
[0018]圖7B是根據(jù)本發(fā)明一實(shí)施例所述進(jìn)行圖樣處理來(lái)安排測(cè)試圖樣的示意圖。 【具體實(shí)施方式】
[0019]以下為本發(fā)明的較佳實(shí)施例揭露，然其并非用以限制本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的變更和潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視之前的權(quán)利要求書(shū)所界定為準(zhǔn)。
[0020]在本專利說(shuō)明書(shū)及權(quán)利要求當(dāng)中使用了某些詞匯來(lái)指稱特定的組件。所屬領(lǐng)域中具有通常知識(shí)者應(yīng)可理解，硬件制造商可能會(huì)用不同的名詞來(lái)稱呼同一個(gè)組件。本專利說(shuō)明書(shū)及權(quán)利要求并不以名稱的差異來(lái)作為區(qū)分組件的方式，而是以組件在功能上的差異來(lái)作為區(qū)分的準(zhǔn)則。在通篇說(shuō)明書(shū)及請(qǐng)求項(xiàng)當(dāng)中所提及的“包含”或“包括”為開(kāi)放式的用語(yǔ)， 故應(yīng)解釋成“包含但不限定于”。另外，“耦接”一詞在此包含任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接于一第二裝置，則代表該第一裝置可直接電氣連接于該第二裝置，或透過(guò)其他裝置或連接手段間接地電氣連接至該第二裝置。
[0021]圖1是根據(jù)本發(fā)明一實(shí)施例的集成電路100的示意圖。集成電路100包括測(cè)試存取端口 110、時(shí)鐘控制單元120、選擇器130以及壓縮掃描電路140A與140B。在此實(shí)施例中，測(cè)試存取端口 110包括第一群組接合墊112、時(shí)鐘接合墊114、掃描致能接合墊115、階段選擇接合墊116以及第二群組接合墊118。第一群組接合墊112包括復(fù)數(shù)接合墊，用以將來(lái)自測(cè)試裝置(圖中未顯示)的測(cè)試輸入SI提供至壓縮掃描電路140A與140B。根據(jù)本發(fā)明的一實(shí)施例，集成電路100可與測(cè)試裝置整入到一個(gè)集成電路中。根據(jù)本發(fā)明的一實(shí)施例， 集成電路100可位于任何電子裝置中，其中電子裝置可如筆記本、移動(dòng)電話、個(gè)人數(shù)字助理 (Personal Digital Assistant，PDA)、平板計(jì)算機(jī)等。
[0022]時(shí)鐘接合墊114可提供來(lái)自測(cè)試裝置的測(cè)試時(shí)鐘Scan_ck至?xí)r鐘控制單元120。 掃描致能接合墊115可提供來(lái)自測(cè)試裝置的掃描致能信號(hào)Scan_en至?xí)r鐘控制單元120以及壓縮掃描電路140A與140B。階段選擇接合墊116可提供來(lái)自測(cè)試裝置的階段選擇信號(hào) Phase_select至?xí)r鐘控制單元120以及選擇器130。第二群組接合墊118包括復(fù)數(shù)接合墊， 用以提供來(lái)自選擇器130的測(cè)試輸出S0至測(cè)試裝置。時(shí)鐘控制單元120根據(jù)來(lái)自時(shí)鐘接合墊114的測(cè)試時(shí)鐘Scan_ck以及來(lái)自階段選擇接合墊116的階段選擇信號(hào)Phase_select 而分別提供掃描時(shí)鐘信號(hào)ckl與ck2至壓縮掃描電路140A與140B。壓縮掃描電路140A 包括解壓縮器(decompressor) 150A、具有并列式掃描鏈的待測(cè)電路(circuit under test with parallel scan chains) 160A 以及壓縮器(compressor) 170A，其中待測(cè)電路 160A 包括并列式掃描鏈(Parallel Scan Chain，PSC)180A，且每一掃描鏈180A包括復(fù)數(shù)掃描單元 (scan cell)Al-Am。相似地，壓縮掃描電路140B包括解壓縮器150B、待測(cè)電路160B以及壓縮器170B，其中待測(cè)電路160B包括并列式掃描鏈180B，且每一掃描鏈180B包括復(fù)數(shù)掃描單元Bl-Bn。其中，m與n均為大于1的正整數(shù)。m可以等于n，也可不等于n，本發(fā)明并不限于此。
[0023]當(dāng)測(cè)試裝置對(duì)集成電路100(待測(cè)裝置)進(jìn)行掃描測(cè)試時(shí)，測(cè)試裝置會(huì)響應(yīng)于掃描致能信號(hào)Scan_en而透過(guò)測(cè)試存取端口 110將測(cè)試時(shí)鐘Scan_ck以及測(cè)試輸入SI輸入至集成電路100的掃描鏈中。接著，測(cè)試裝置可透過(guò)測(cè)試存取端口 110得到掃描鏈的測(cè)試輸出S0,并根據(jù)掃描輸出S0來(lái)對(duì)集成電路100進(jìn)行偵錯(cuò)。也就是說(shuō)，根據(jù)測(cè)試輸出S0,測(cè)試裝置可完成集成電路100的測(cè)試操作，例如芯片測(cè)試(Chip Probing，CP)或是封裝后測(cè)試 (Final Test，F(xiàn)T)，并判斷集成電路100是否正常。在圖1中，選擇器130可根據(jù)階段選擇信號(hào)Phase_select而選擇性地提供壓縮掃描電路140A或140B的輸出來(lái)作為測(cè)試輸出S0。 在一實(shí)施例中，選擇器130可以是多工器。本領(lǐng)域技術(shù)人員可理解，圖1所示實(shí)施例中的接合墊、壓縮掃描電路以及掃描單元的數(shù)量?jī)H用于舉例的目的，并非用以限制本發(fā)明。
[0024]圖2是圖1中集成電路100的信號(hào)波形圖。請(qǐng)同時(shí)參考圖1與圖2,當(dāng)掃描致能信號(hào) Scan_en 成立 / 致能(asserted/enabled)(例如 Scan_en =“1”)時(shí)，集成電路 100 可操作于掃描位移(scan shift)模式Mshift，此時(shí)測(cè)試裝置可將測(cè)試時(shí)鐘Scan_ck以及測(cè)試輸入 SI輸入至集成電路100的掃描鏈中。于是，每一掃描鏈可根據(jù)所對(duì)應(yīng)的掃描時(shí)鐘信號(hào)來(lái)接收測(cè)試輸入SI，并進(jìn)行掃描測(cè)試以產(chǎn)生數(shù)據(jù)。并列式掃描鏈180A與180B的操作方法可為常見(jiàn)的數(shù)字集成電路掃描測(cè)試方法。舉例來(lái)說(shuō)，響應(yīng)于每一掃描時(shí)鐘信號(hào)ckl，每一掃描鏈 180A可接收一比特的測(cè)試輸入SI，即掃描鏈電路掃描位移了一比特。此外，在掃描位移模式Mshlft下，時(shí)鐘控制單元120可根據(jù)階段選擇信號(hào)PhaSe_Select而在第一階段PH1中提供掃描時(shí)鐘信號(hào)ckl至壓縮掃描電路140A及在第二階段PH2中提供掃描時(shí)鐘信號(hào)ck2至壓縮掃描電路140B。在此實(shí)施例中，掃描時(shí)鐘信號(hào)的數(shù)量等于壓縮掃描電路的數(shù)量。
[0025]舉例來(lái)說(shuō)，當(dāng)階段選擇信號(hào)PhaSe_SeleCt為低邏輯電平時(shí)，集成電路100可進(jìn)入第一階段PH1，而壓縮掃描電路140A內(nèi)的解壓縮器150A可對(duì)測(cè)試輸入SI進(jìn)行解壓縮，以產(chǎn)生具有未壓縮形式的復(fù)數(shù)數(shù)據(jù)Dla。接著，每一掃描鏈180A可根據(jù)掃描時(shí)鐘信號(hào)ckl來(lái)接收所對(duì)應(yīng)的數(shù)據(jù)Dla，并進(jìn)行掃描測(cè)試以產(chǎn)生數(shù)據(jù)D2a。壓縮器170A可對(duì)來(lái)自待測(cè)電路 160A的復(fù)數(shù)比特?cái)?shù)據(jù)D2a進(jìn)行壓縮，以產(chǎn)生具有復(fù)數(shù)比特的數(shù)據(jù)D3a，并提供數(shù)據(jù)D3a至選擇器130。另一方面，當(dāng)階段選擇信號(hào)Phase_select為高邏輯電平時(shí)，集成電路100可進(jìn)入第二階段PH2,而壓縮掃描電路140B內(nèi)的解壓縮器150B可對(duì)測(cè)試輸入SI進(jìn)行解壓縮，以產(chǎn)生具有未壓縮形式的復(fù)數(shù)數(shù)據(jù)Dlb。接著，每一掃描鏈180B可根據(jù)掃描時(shí)鐘信號(hào)ck2來(lái)接收所對(duì)應(yīng)的數(shù)據(jù)Dlb，并進(jìn)行掃描測(cè)試以產(chǎn)生數(shù)據(jù)D2b。壓縮器170B可對(duì)來(lái)自待測(cè)電路 160B的復(fù)數(shù)比特?cái)?shù)據(jù)D2b進(jìn)行壓縮，以產(chǎn)生具有復(fù)數(shù)比特的數(shù)據(jù)D3b，并提供數(shù)據(jù)D3b至選擇器130。
[0026]如先前所描述，響應(yīng)于階段選擇信號(hào)PhaSe_SeleCt，選擇器130可提供來(lái)自壓縮掃描電路140A的數(shù)據(jù)D3a或來(lái)自壓縮掃描電路140B的數(shù)據(jù)D3b來(lái)作為測(cè)試輸出S0。因此，在第一階段PH1中，選擇器130可提供數(shù)據(jù)D3a來(lái)作為測(cè)試輸出S0,以及在第二階段PH2 中，選擇器130可提供數(shù)據(jù)D3b來(lái)作為測(cè)試輸出S0。值得注意的是，在第一階段PH1中，時(shí)鐘控制單元120不會(huì)提供時(shí)鐘信號(hào)ck2至壓縮掃描電路140B，因此壓縮掃描電路140B不會(huì)運(yùn)作。相似地，在第二階段PH2中，時(shí)鐘控制單元120不會(huì)提供時(shí)鐘信號(hào)ckl至壓縮掃描電路140A，因此壓縮掃描電路140A不會(huì)運(yùn)作。于是，在掃描位移模式Mshlft的每一階段中，一次只有一組壓縮掃描電路工作。
[0027]相較于僅使用一組具有n+m個(gè)掃描單元的壓縮掃描電路的傳統(tǒng)集成電路，圖1中的集成電路100可使用兩組壓縮掃描電路(一組具有m個(gè)掃描單元，而另一組具有n個(gè)掃描單元)來(lái)依序進(jìn)行掃描測(cè)試。于是，相較于傳統(tǒng)集成電路中全部的掃描單元會(huì)同時(shí)動(dòng)作(即相應(yīng)于每一測(cè)試時(shí)鐘Scan_ck，全部掃描單元都會(huì)被雙態(tài)觸變(toggle))，圖1中的集成電路100可降低位移功率消耗(shift power dissipat1n)以及電流-電阻位降(IR drop)， 其中電流-電阻位降可能會(huì)造成測(cè)試裝置或集成電路100操作異常。此外，相較于傳統(tǒng)集成電路，集成電路1〇〇的掃描位移模式Mshift所需要的掃描位移周期(scan shift cycle)不會(huì)隨著壓縮掃描電路的數(shù)量而無(wú)限增加。再者，使用兩組壓縮掃描電路來(lái)對(duì)集成電路內(nèi)的全部掃描單元(例如m+n個(gè)掃描單元)進(jìn)行掃描測(cè)試，可與傳統(tǒng)集成電路具有相同的測(cè)試涵蓋范圍(test coverage)。另一方面，當(dāng)掃描致能信號(hào)Scan_en不成立/禁能(deasserted/ disabled，例如Scan_en =“0”)時(shí)，集成電路100可操作在擷取模式兄3_?下，而測(cè)試裝置可停止提供測(cè)試輸入SI，并根據(jù)已接收到的測(cè)試輸出S0來(lái)判斷集成電路100 (待測(cè)裝置)是否正常。
[0028]圖3是根據(jù)本發(fā)明另一實(shí)施例的集成電路300的示意圖。集成電路300包括測(cè)試存取端口 310以及壓縮掃描電路320A與320B。在此實(shí)施例中，測(cè)試存取端口 310包括第一群組接合墊312A、第二群組接合墊312B、第三群組接合墊314、掃描致能接合墊315、第四群組接合墊316A以及第五群組接合墊316B。第一群組接合墊312A包括復(fù)數(shù)接合墊，用以將來(lái)自測(cè)試裝置(圖中未顯示)的測(cè)試輸入SI1提供至壓縮掃描電路320A。第二群組接合墊 312B包括復(fù)數(shù)接合墊，用以將來(lái)自測(cè)試裝置的測(cè)試輸入SI2提供至壓縮掃描電路320B。第三群組接合墊314包括時(shí)鐘接合墊314A與時(shí)鐘接合墊314B，用以分別提供來(lái)自測(cè)試裝置的測(cè)試時(shí)鐘Scan_ckl與Scan_ck2至壓縮掃描電路320A與320B。掃描致能接合墊315可提供來(lái)自測(cè)試裝置的掃描致能信號(hào)Scan_en至壓縮掃描電路320A與320B。第四群組接合墊 316A包括復(fù)數(shù)接合墊，用以提供來(lái)自壓縮掃描電路320A的測(cè)試輸出S01至測(cè)試裝置。第五群組接合墊316B包括復(fù)數(shù)接合墊，用以提供來(lái)自壓縮掃描電路320B的測(cè)試輸出S02至測(cè)試裝置。
[0029]壓縮掃描電路320A包括解壓縮器330A、具有并列式掃描鏈的待測(cè)電路340A以及壓縮器350A，其中待測(cè)電路340A包括并列式掃描鏈360A，且每一掃描鏈360A包括復(fù)數(shù)掃描單元Al-Am。相似地，壓縮掃描電路320B包括解壓縮器330B、待測(cè)電路340B以及壓縮器 350B，其中待測(cè)電路340B包括并列式掃描鏈360B，且每一掃描鏈電路360B包括復(fù)數(shù)掃描單元Bl-Bn。其中，m與n均為大于1的正整數(shù)。m可以等于n，也可不等于n，本發(fā)明并不限于此。本領(lǐng)域技術(shù)人員可理解，圖3中所示的接合墊、壓縮掃描電路以及掃描單元的數(shù)量?jī)H是個(gè)例子，并非用以限制本發(fā)明。此外，在一實(shí)施例中，集成電路300更包括耦接于第一群組接合墊312A以及解壓縮器330A之間的第一解串器、耦接于第二群組接合墊312B以及解壓縮器330B之間的第二解串器、耦接于第四群組接合墊316A以及壓縮器350A之間的第一串聯(lián)器以及耦接于第五群組接合墊316B以及壓縮器350B之間的第二串聯(lián)器(圖中未顯示)。
[0030]圖4是圖3中集成電路300的信號(hào)波形圖。請(qǐng)同時(shí)參考圖3與圖4,當(dāng)掃描致能信號(hào)Scan_en成立(例如Scan_en = “1”)時(shí)，集成電路300可操作在掃描位移模式Mshlft 下，而當(dāng)掃描致能信號(hào)Scan_en不成立(例如Scan_en = “0”)時(shí)，集成電路300可操作在擷取模式1__下。在此實(shí)施例中，集成電路300內(nèi)的壓縮掃描電路320A與320B可依序執(zhí)行掃描測(cè)試，即壓縮掃描電路320A與320B并不同時(shí)執(zhí)行掃描測(cè)試。舉例來(lái)說(shuō)，在掃描位移模式Mshlft下，測(cè)試裝置可在第一階段PH1中提供測(cè)試時(shí)鐘Scan_ckl以及測(cè)試輸入SI1 至壓縮掃描電路320A。于是，壓縮掃描電路320A內(nèi)的解壓縮器330A可對(duì)測(cè)試輸入SI1進(jìn)行解壓縮，以產(chǎn)生具有未壓縮形式的復(fù)數(shù)數(shù)據(jù)Dla。接著，每一掃描鏈360A可根據(jù)測(cè)試時(shí)鐘 Scan_ckl來(lái)接收所對(duì)應(yīng)的數(shù)據(jù)Dla，并進(jìn)行掃描測(cè)試以產(chǎn)生數(shù)據(jù)D2a。壓縮器350A可對(duì)來(lái)自待測(cè)電路340A的復(fù)數(shù)比特?cái)?shù)據(jù)D2a進(jìn)行壓縮，以產(chǎn)生測(cè)試輸出S01，并提供測(cè)試輸出S01 至測(cè)試存取端口 310。
[0031]接著，測(cè)試裝置可在第二階段PH2中提供測(cè)試時(shí)鐘Scan_ck2以及測(cè)試輸入SI2至壓縮掃描電路320B。于是，壓縮掃描電路320B內(nèi)的解壓縮器330B可對(duì)測(cè)試輸入SI2進(jìn)行解壓縮，以產(chǎn)生具有未壓縮形式的復(fù)數(shù)數(shù)據(jù)Dlb。接著，每一掃描鏈360B可根據(jù)掃描時(shí)鐘信號(hào)ck2來(lái)接收所對(duì)應(yīng)的數(shù)據(jù)Dlb，并進(jìn)行掃描測(cè)試以產(chǎn)生數(shù)據(jù)D2b。壓縮器350B可對(duì)來(lái)自待測(cè)電路340B的復(fù)數(shù)比特?cái)?shù)據(jù)D2b進(jìn)行壓縮，以產(chǎn)生測(cè)試輸出S02,并提供測(cè)試輸出S02至測(cè)試存取端口 310。值得注意的是，在第一階段PH1中，測(cè)試裝置不提供測(cè)試時(shí)鐘Scan_ck2以及測(cè)試輸入SI2至壓縮掃描電路320B，因此壓縮掃描電路320B并不運(yùn)作。相似地，在第二階段PH2中，測(cè)試裝置不提供測(cè)試時(shí)鐘Scan_ckl以及測(cè)試輸入SI1至壓縮掃描電路320A， 因此壓縮掃描電路320A并不會(huì)運(yùn)作。于是，在掃描位移模式Mshlft的每一階段中，一次只有一組壓縮掃描電路工作。因此，相較于傳統(tǒng)集成電路中全部的掃描單元會(huì)同時(shí)動(dòng)作，圖3中的集成電路300可降低位移功率消耗以及電流-電阻位降，其中電流-電阻位降可能會(huì)造成測(cè)試裝置或集成電路操作異常。此外，相較于傳統(tǒng)集成電路，集成電路300的掃描位移模式Mshlft所需要的掃描位移周期不會(huì)隨著壓縮掃描電路的數(shù)量而無(wú)限增加。再者，使用多組壓縮掃描電路來(lái)對(duì)集成電路內(nèi)的全部掃描單元進(jìn)行掃描測(cè)試，可與傳統(tǒng)集成電路具有相同的測(cè)試涵蓋范圍。另一方面，當(dāng)掃描致能信號(hào)Scan_en不成立(例如Scan_en = “0”)時(shí)， 集成電路300可操作在擷取模式兄__下，而測(cè)試裝置停止提供測(cè)試輸入SI1與SI2,并根據(jù)已接收到的測(cè)試輸出SOI與S02來(lái)判斷集成電路300是否正常。
[0032]圖5是根據(jù)本發(fā)明一實(shí)施例的在一集成電路中建立掃描測(cè)試架構(gòu)的方法流程圖，其中圖5所示的方法可由可執(zhí)行電子設(shè)計(jì)自動(dòng)化(Electronic Design Automat1n， EDA)工具的處理器所執(zhí)行。首先，在步驟S510,處理器可對(duì)集成電路進(jìn)行緩存器傳輸層級(jí)(Register Transfer Level，RTL)處理，以將集成電路的復(fù)數(shù)邏輯單元?jiǎng)澐譃閺?fù)數(shù)掃描群組。在一實(shí)施例中，掃描群組的劃分可根據(jù)集成電路中每一電路的緩存器單元的數(shù)量以及每一電路的功能所決定。接著，在步驟S520,處理器可對(duì)每一掃描群組進(jìn)行可測(cè)性設(shè)計(jì) (Design for Testability，DFT)，以便將該掃描群組中的每一緩存器單元替換為一掃描單元(scan cell)，并得到對(duì)應(yīng)于該掃描群組的壓縮掃描電路。舉例來(lái)說(shuō)，可將集成電路的邏輯單元?jiǎng)澐殖傻谝粧呙枞航M以及第二掃描群組，并對(duì)第一以及第二掃描群組執(zhí)行可測(cè)性設(shè)計(jì)程序，以產(chǎn)生對(duì)應(yīng)于第一掃描群組的第一壓縮掃描電路(例如圖1的140A或圖3的 320A)以及對(duì)應(yīng)于第二掃描群組的第二壓縮掃描電路(例如圖1的140B或圖3的320B)。 接著，在步驟S530,處理器可根據(jù)掃描群組的數(shù)量，來(lái)修改集成電路的標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言 (Standard Test Interface Language，STIL)配置文件(STIL Protocol File，SPF)，以便將集成電路在掃描位移模式下的掃描位移周期劃分成復(fù)數(shù)階段，其中階段的數(shù)量等于掃描群組的數(shù)量。接著，在步驟S540,處理器可根據(jù)標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件來(lái)進(jìn)行自動(dòng)測(cè)試圖樣產(chǎn)生(Automatic test pattern generat1n，ATPG)，以產(chǎn)生集成電路的復(fù)數(shù)測(cè)試圖樣。接著，在步驟S550,處理器可進(jìn)行仿真處理，以便根據(jù)每一階段的測(cè)試圖樣來(lái)對(duì)集成電路進(jìn)行測(cè)試。值得注意的是，這些測(cè)試圖樣在掃描位移模式下的每一階段，僅對(duì)單一壓縮掃描電路進(jìn)行掃描測(cè)試。當(dāng)仿真結(jié)果正常時(shí)，則測(cè)試裝置便可根據(jù)這些測(cè)試圖樣來(lái)對(duì)集成電路(待測(cè)裝置)進(jìn)行測(cè)試。舉例來(lái)說(shuō)，在每一階段內(nèi)，測(cè)試裝置可根據(jù)測(cè)試圖樣而透過(guò)集成電路的測(cè)試存取端口(例如圖1的110或圖3的310)來(lái)提供測(cè)試時(shí)鐘以及測(cè)試輸入至對(duì)應(yīng)于該階段的壓縮掃描電路，并根據(jù)測(cè)試圖樣來(lái)判斷測(cè)試輸入是否正確。
[0033]圖6是根據(jù)本發(fā)明另一實(shí)施例的在一集成電路中建立掃描測(cè)試架構(gòu)的方法流程圖，其中圖6中所示方法可由可執(zhí)行電子設(shè)計(jì)自動(dòng)化工具的處理器所執(zhí)行。首先，在步驟 S610,處理器可對(duì)集成電路進(jìn)行緩存器傳輸層級(jí)處理，以便將集成電路的復(fù)數(shù)邏輯單元?jiǎng)澐譃閺?fù)數(shù)掃描群組。在一實(shí)施例中，掃描群組的劃分可根據(jù)集成電路中每一電路的緩存器單元的數(shù)量以及每一電路的功能所決定。接著，在步驟S620,處理器可對(duì)每一掃描群組進(jìn)行可測(cè)性設(shè)計(jì)，以將該掃描群組中的每一緩存器單元替換為一掃描單元，并得到對(duì)應(yīng)于該掃描群組的壓縮掃描電路。接著，在步驟S630,處理器可根據(jù)掃描群組的數(shù)量，來(lái)修改集成電路的標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，以便產(chǎn)生虛擬配置(faked configurat1n)，其中除了一特定壓縮掃描電路之外，集成電路內(nèi)的其他壓縮掃描電路皆對(duì)應(yīng)于個(gè)別的虛擬配置。接著，在步驟S640,處理器可根據(jù)標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件來(lái)進(jìn)行自動(dòng)測(cè)試圖樣產(chǎn)生，以產(chǎn)生每一壓縮掃描電路的復(fù)數(shù)測(cè)試圖樣。在步驟S650中，處理器可進(jìn)行圖樣處理，以便根據(jù)虛擬配置將集成電路在掃描位移模式下的掃描位移周期劃分成復(fù)數(shù)階段，并在每一階段內(nèi)安排所對(duì)應(yīng)的壓縮掃描電路的測(cè)試圖樣，其中階段的數(shù)量等于掃描群組的數(shù)量，以及每一虛擬配置對(duì)應(yīng)于每一階段。接著，在步驟S660,處理器可進(jìn)行仿真處理，以根據(jù)每一階段的測(cè)試圖樣來(lái)對(duì)集成電路內(nèi)的壓縮掃描電路進(jìn)行測(cè)試。因此，這些測(cè)試圖樣在掃描位移模式下的每一階段，僅對(duì)單一壓縮掃描電路進(jìn)行掃描測(cè)試。當(dāng)仿真結(jié)果正常時(shí)，則測(cè)試裝置便可根據(jù)這些測(cè)試圖樣來(lái)對(duì)集成電路進(jìn)行測(cè)試。
[0034]圖7A是根據(jù)本發(fā)明一實(shí)施例所述進(jìn)行自動(dòng)測(cè)試圖樣產(chǎn)生(圖6的步驟640)來(lái)產(chǎn)生測(cè)試圖樣的示意圖。圖樣群組710對(duì)應(yīng)于集成電路中第一壓縮掃描電路，其中圖樣群組 710包括測(cè)試輸入(SI)測(cè)試圖樣720以及測(cè)試輸出(S0)測(cè)試圖樣730。此外，圖樣群組750 對(duì)應(yīng)于集成電路中第二壓縮掃描電路，其中圖樣群組750包括測(cè)試輸入測(cè)試圖樣760以及測(cè)試輸出測(cè)試圖樣770。再者，標(biāo)號(hào)740表示擷取測(cè)試圖樣。圖7B是根據(jù)本發(fā)明一實(shí)施例所述進(jìn)行圖樣處理(圖6的步驟650)來(lái)安排測(cè)試圖樣的示意圖。在圖7B中，對(duì)應(yīng)于第一壓縮掃描電路的圖樣群組710被安排在第一階段PH1，而對(duì)應(yīng)于第二壓縮掃描電路的圖樣群組750被安排在第二階段PH2。在此實(shí)施例中，第一壓縮掃描電路為特定壓縮掃描電路， 而透過(guò)第二壓縮掃描電路的虛擬配置，處理器可將第二壓縮掃描電路的圖樣群組750安排在第一壓縮掃描電路的圖樣群組710之后，使得第一壓縮掃描電路以及第二壓縮掃描電路能依序執(zhí)行掃描位移。
[0035]雖然本發(fā)明已就較佳實(shí)施例揭露如上，然其并非用以限制本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作各種的變更和潤(rùn)飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視之前的權(quán)利要求書(shū)所界定為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種集成電路，包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；時(shí)鐘控制單元，用以根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試時(shí)鐘以及階段選擇信號(hào)，產(chǎn)生復(fù) 數(shù)掃描時(shí)鐘信號(hào)；復(fù)數(shù)壓縮掃描電路，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信號(hào)成立時(shí)，每一該壓縮 掃描電路根據(jù)該掃描時(shí)鐘信號(hào)之一以及來(lái)自該測(cè)試存取端口的測(cè)試輸入而產(chǎn)生第一數(shù)據(jù)； 以及選擇器，用以根據(jù)該階段選擇信號(hào)，選擇性地提供該第一數(shù)據(jù)之一至該測(cè)試存取端口， 以作為測(cè)試輸出。2.如權(quán)利要求1項(xiàng)所述的集成電路，其特征在于，每一該壓縮掃描電路包括:解壓縮器，用以對(duì)該測(cè)試輸入進(jìn)行解壓縮，以產(chǎn)生復(fù)數(shù)第二數(shù)據(jù)；復(fù)數(shù)掃描鏈電路，耦接于該解壓縮器，其中每一該第二數(shù)據(jù)輸入至所對(duì)應(yīng)的該掃描鏈 電路，以及每一該掃描鏈電路根據(jù)所對(duì)應(yīng)的該掃描時(shí)鐘信號(hào)而產(chǎn)生第三數(shù)據(jù)；以及壓縮器，用以對(duì)該第三數(shù)據(jù)進(jìn)行壓縮，以產(chǎn)生該第一數(shù)據(jù)。3.如權(quán)利要求1項(xiàng)所述的集成電路，其特征在于，當(dāng)該掃描致能信號(hào)致能，一次只有一 個(gè)該掃描時(shí)鐘信號(hào)產(chǎn)生。4.如權(quán)利要求3項(xiàng)所述的集成電路，其特征在于，該選擇器提供由對(duì)應(yīng)于存在的該掃 描時(shí)鐘信號(hào)的該壓縮掃描電路所產(chǎn)生的該第一數(shù)據(jù)至該測(cè)試存取端口，以作為該測(cè)試輸出。5.如權(quán)利要求1項(xiàng)所述的集成電路，其特征在于，該掃描時(shí)鐘信號(hào)的數(shù)量等于該壓縮 掃描電路的數(shù)量。6.—種電子裝置，包括一集成電路，其中該集成電路包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；時(shí)鐘控制單元，用以根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試時(shí)鐘以及階段選擇信號(hào)，產(chǎn)生復(fù) 數(shù)掃描時(shí)鐘信號(hào)；復(fù)數(shù)壓縮掃描電路，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信號(hào)成立時(shí)，每一該壓縮 掃描電路根據(jù)該掃描時(shí)鐘信號(hào)之一以及來(lái)自該測(cè)試存取端口的測(cè)試輸入而產(chǎn)生第一數(shù)據(jù)； 以及選擇器，用以根據(jù)該階段選擇信號(hào)，選擇性地提供該第一數(shù)據(jù)之一至該測(cè)試存取端口， 以作為一測(cè)試輸出。7.如權(quán)利要求6項(xiàng)所述的電子裝置，其特征在于，每一該壓縮掃描電路包括:解壓縮器，用以對(duì)該測(cè)試輸入進(jìn)行解壓縮，以產(chǎn)生復(fù)數(shù)第二數(shù)據(jù)；復(fù)數(shù)掃描鏈，耦接于該解壓縮器，其中每一該第二數(shù)據(jù)輸入至所對(duì)應(yīng)的該掃描鏈電路， 以及每一該掃描鏈電路根據(jù)所對(duì)應(yīng)的該掃描時(shí)鐘信號(hào)而產(chǎn)生第三數(shù)據(jù)；以及壓縮器，用以對(duì)該第三數(shù)據(jù)進(jìn)行壓縮，以產(chǎn)生該第一數(shù)據(jù)。8.如權(quán)利要求6項(xiàng)所述的電子裝置，其特征在于，當(dāng)該掃描致能信號(hào)致能，一次只有一 個(gè)該掃描時(shí)鐘信號(hào)產(chǎn)生。9.如權(quán)利要求8項(xiàng)所述的電子裝置，其特征在于，該選擇器提供由對(duì)應(yīng)于存在的該掃 描時(shí)鐘信號(hào)的該壓縮掃描電路所產(chǎn)生的該第一數(shù)據(jù)至該測(cè)試存取端口，以作為該測(cè)試輸出。10.—種集成電路，包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；以及復(fù)數(shù)壓縮掃描電路，耦接于該測(cè)試存取端口，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能 信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試輸入以及測(cè)試時(shí)鐘而產(chǎn) 生測(cè)試輸出至該測(cè)試存取端口，其中當(dāng)該掃描致能信號(hào)成立時(shí)，一次只有一個(gè)該測(cè)試時(shí)鐘產(chǎn)生。11.如權(quán)利要求10項(xiàng)所述的集成電路，其特征在于，每一該壓縮掃描電路包括:解壓縮器，用以對(duì)該測(cè)試輸入進(jìn)行解壓縮，以產(chǎn)生復(fù)數(shù)第一數(shù)據(jù)；復(fù)數(shù)掃描鏈，耦接于該解壓縮器，其中每一該第一數(shù)據(jù)輸入至所對(duì)應(yīng)的該掃描鏈電路， 以及每一該掃描鏈電路根據(jù)所對(duì)應(yīng)的該測(cè)試時(shí)鐘而產(chǎn)生第二數(shù)據(jù)；以及 壓縮器，用以對(duì)該第二數(shù)據(jù)進(jìn)行壓縮，以產(chǎn)生該測(cè)試輸出。12.如權(quán)利要求10項(xiàng)所述的集成電路，其特征在于，該測(cè)試時(shí)鐘的數(shù)量等于該壓縮掃 描電路的數(shù)量。13.—種電子裝置，包括一集成電路，其中該集成電路包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；以及復(fù)數(shù)壓縮掃描電路，耦接于該測(cè)試存取端口，其中當(dāng)來(lái)自該測(cè)試存取端口的掃描致能 信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試輸入以及測(cè)試時(shí)鐘而產(chǎn) 生測(cè)試輸出至該測(cè)試存取端口，其中當(dāng)該掃描致能信號(hào)成立時(shí)，一次只有一個(gè)該測(cè)試時(shí)鐘產(chǎn)生。14.如權(quán)利要求13項(xiàng)所述的電子裝置，其特征在于，每一該壓縮掃描電路包括:解壓縮器，用以對(duì)該測(cè)試輸入進(jìn)行解壓縮，以產(chǎn)生復(fù)數(shù)第一數(shù)據(jù)；復(fù)數(shù)掃描鏈，耦接于該解壓縮器，其中每一該第一數(shù)據(jù)輸入至所對(duì)應(yīng)的該掃描鏈電路， 以及每一該掃描鏈電路根據(jù)所對(duì)應(yīng)的該測(cè)試時(shí)鐘而產(chǎn)生第二數(shù)據(jù)；以及 壓縮器，用以對(duì)該第二數(shù)據(jù)進(jìn)行壓縮，以產(chǎn)生該測(cè)試輸出。15.如權(quán)利要求13項(xiàng)所述的電子裝置，其特征在于，該測(cè)試時(shí)鐘的數(shù)量等于該壓縮掃 描電路的數(shù)量。16.—種在一集成電路中建立掃描測(cè)試架構(gòu)的方法，該方法包括:對(duì)該集成電路進(jìn)行緩存器傳輸層級(jí)處理，以將該集成電路的復(fù)數(shù)邏輯單元?jiǎng)澐譃閺?fù)數(shù) 掃描群組；對(duì)每一該掃描群組進(jìn)行可測(cè)性設(shè)計(jì)，以將每一該邏輯單元替換為一掃描單元，并得到 壓縮掃描電路；根據(jù)該掃描群組，修改標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，以將該集成電路的復(fù)數(shù)掃描位移 周期劃分成復(fù)數(shù)階段，其中該階段的數(shù)量等于該掃描群組的數(shù)量；以及根據(jù)該標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，產(chǎn)生復(fù)數(shù)測(cè)試圖樣，其中該測(cè)試圖樣用以在每一 該階段中，僅對(duì)該壓縮掃描電路之一進(jìn)行掃描測(cè)試。17.如權(quán)利要求16項(xiàng)所述的方法，其特征在于，該集成電路包括:測(cè)試存取端口，支持壓縮掃描測(cè)試架構(gòu)；時(shí)鐘控制單元，用以根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試時(shí)鐘以及階段選擇信號(hào)，產(chǎn)生復(fù)數(shù)掃描時(shí)鐘信號(hào)；以及選擇器，耦接于該壓縮掃描電路以及該測(cè)試存取端口之間。18.如權(quán)利要求17項(xiàng)所述的方法，其特征在于，該根據(jù)該掃描群組，修改該標(biāo)準(zhǔn)測(cè)試接 口語(yǔ)言配置文件的步驟更包括:得到該階段選擇信號(hào)，其中該階段選擇信號(hào)指示該壓縮掃描電路的掃描順序。19.如權(quán)利要求18項(xiàng)所述的方法，其特征在于，當(dāng)來(lái)自該測(cè)試存取端口的掃描致能信 號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)所對(duì)應(yīng)的該掃描時(shí)鐘信號(hào)以及來(lái)自該測(cè)試存取端口的 測(cè)試輸入而產(chǎn)生第一數(shù)據(jù)，其中該選擇器根據(jù)該階段選擇信號(hào)，選擇性地提供該第一數(shù)據(jù) 之一至該測(cè)試存取端口，以作為測(cè)試輸出。20.如權(quán)利要求19項(xiàng)所述的方法，其特征在于，每一該壓縮掃描電路包括:解壓縮器，用以對(duì)該測(cè)試輸入進(jìn)行解壓縮，以產(chǎn)生復(fù)數(shù)第二數(shù)據(jù)；復(fù)數(shù)掃描鏈電路，耦接于該解壓縮器，其中每一該第二數(shù)據(jù)輸入至所對(duì)應(yīng)的該掃描鏈 電路，以及每一該掃描鏈電路根據(jù)所對(duì)應(yīng)的該掃描時(shí)鐘信號(hào)而產(chǎn)生第三數(shù)據(jù)；以及壓縮器，用以對(duì)該第三數(shù)據(jù)進(jìn)行壓縮，以產(chǎn)生該第一數(shù)據(jù)。21.如權(quán)利要求19項(xiàng)所述的方法，其特征在于，當(dāng)該掃描致能信號(hào)成立，一次只有一個(gè) 該掃描時(shí)鐘信號(hào)產(chǎn)生。22.如權(quán)利要求21項(xiàng)所述的方法，其特征在于，該選擇器提供由對(duì)應(yīng)于存在的該掃描 時(shí)鐘信號(hào)的該壓縮掃描電路所產(chǎn)生的該第一數(shù)據(jù)至該測(cè)試存取端口，以作為該測(cè)試輸出。23.如權(quán)利要求17項(xiàng)所述的方法，其特征在于，該掃描時(shí)鐘信號(hào)的數(shù)量等于該壓縮掃 描電路的數(shù)量。24.—種在一集成電路中建立掃描測(cè)試架構(gòu)的方法，該方法包括:對(duì)該集成電路進(jìn)行緩存器傳輸層級(jí)處理，以將該集成電路的復(fù)數(shù)邏輯單元?jiǎng)澐譃閺?fù)數(shù) 掃描群組；對(duì)每一該掃描群組進(jìn)行可測(cè)性設(shè)計(jì)，以將每一該邏輯單元替換為一掃描單元，并得到 壓縮掃描電路；根據(jù)該掃描群組，修改標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，以得到除了一特定壓縮掃描電路 之外其他每一該壓縮掃描電路的虛擬配置；根據(jù)該標(biāo)準(zhǔn)測(cè)試接口語(yǔ)言配置文件，產(chǎn)生該壓縮掃描電路的復(fù)數(shù)測(cè)試圖樣；根據(jù)該虛擬配置，將該集成電路的復(fù)數(shù)掃描位移周期劃分成復(fù)數(shù)階段；以及對(duì)該集成電路進(jìn)行圖樣處理，以于每一該階段內(nèi)安排所對(duì)應(yīng)的該壓縮掃描電路的該測(cè) 試圖樣，其中該階段的數(shù)量等于該掃描群組的數(shù)量，以及每一該虛擬配置對(duì)應(yīng)于每一該階段。25.如權(quán)利要求24項(xiàng)所述的方法，其特征在于，當(dāng)來(lái)自該集成電路的測(cè)試存取端口的 掃描致能信號(hào)成立時(shí)，每一該壓縮掃描電路根據(jù)來(lái)自該測(cè)試存取端口的測(cè)試輸入以及測(cè)試 時(shí)鐘而產(chǎn)生測(cè)試輸出至該測(cè)試存取端口。26.如權(quán)利要求25項(xiàng)所述的方法，其特征在于，每一該壓縮掃描電路包括:解壓縮器，用以對(duì)該測(cè)試輸入進(jìn)行解壓縮，以產(chǎn)生復(fù)數(shù)第一數(shù)據(jù)；復(fù)數(shù)掃描鏈電路，耦接于該解壓縮器，其中每一該第一數(shù)據(jù)輸入至所對(duì)應(yīng)的該掃描鏈 電路，以及每一該掃描鏈電路根據(jù)所對(duì)應(yīng)的該測(cè)試時(shí)鐘而產(chǎn)生第二數(shù)據(jù)；以及壓縮器，用以對(duì)該第二數(shù)據(jù)進(jìn)行壓縮，以產(chǎn)生該測(cè)試輸出。27.如權(quán)利要求25項(xiàng)所述的方法，其特征在于，當(dāng)該掃描致能信號(hào)成立，一次只有一個(gè) 該測(cè)試時(shí)鐘產(chǎn)生。
【文檔編號(hào)】G01R31/3187GK105988080SQ201510093374
【公開(kāi)日】2016年10月5日
【申請(qǐng)日】2015年3月3日
【發(fā)明人】任建國(guó)
【申請(qǐng)人】聯(lián)發(fā)科技（新加坡）私人有限公司