一種usb3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及一種信號(hào)生成板卡，特別是關(guān)于一種應(yīng)用北斗導(dǎo)航、位置服務(wù)和智能感知測(cè)試領(lǐng)域中的USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡。
【背景技術(shù)】
[0002]導(dǎo)航衛(wèi)星信號(hào)生成是為基于位置服務(wù)、衛(wèi)星導(dǎo)航和物聯(lián)網(wǎng)應(yīng)用終端提供高可靠性、高精度、可重復(fù)應(yīng)用的測(cè)試信號(hào)和測(cè)試手段。其中導(dǎo)航信號(hào)生成板卡是生成導(dǎo)航衛(wèi)星信號(hào)的關(guān)鍵部件。目前這種模塊的接口連接方式多數(shù)基于以太網(wǎng)連接、CPCI連接或者VXI連接，缺少USB3.0連接的方式。同時(shí)在內(nèi)部實(shí)現(xiàn)方式上有采用FPGA+DSP的模式或FPGA+網(wǎng)絡(luò)的模式。這種模式增加了信號(hào)生成的復(fù)雜性，也對(duì)設(shè)備的可靠性穩(wěn)定性產(chǎn)生了影響。

【發(fā)明內(nèi)容】

[0003]針對(duì)上述問題，本實(shí)用新型的目的是提供一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，該板卡有效降低了板卡的復(fù)雜性和生產(chǎn)測(cè)試難度，增加了板卡生產(chǎn)的一致性，能夠?qū)崿F(xiàn)大規(guī)模生產(chǎn)，結(jié)構(gòu)簡單。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型采取以下技術(shù)方案:一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:它包括FPGA、DAC、射頻調(diào)制器、本振芯片、時(shí)鐘芯片、USB3.0接口芯片、串口電平轉(zhuǎn)換芯片和電源；所述FPGA的信號(hào)輸出端經(jīng)所述DAC將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)后，輸入所述射頻調(diào)制器內(nèi)；所述射頻調(diào)制器的時(shí)鐘輸入端連接所述本振芯片的輸出端，調(diào)制后的信號(hào)由所述射頻調(diào)制器的RF輸出端輸出；所述本振芯片的時(shí)鐘輸入端連接所述時(shí)鐘芯片輸出端，所述時(shí)鐘芯片輸出端還分別連接所述FPGA時(shí)鐘輸入端和DAC的時(shí)鐘輸入端；所述FPGA經(jīng)所述USB3.0接口芯片與USB3.0接口連接，所述FPGA還連接所述串口電平轉(zhuǎn)換芯片，經(jīng)所述串口電平轉(zhuǎn)換芯片與串口連接；各個(gè)芯片均由所述電源供電。
[0005]所述FPGA包括ASI總線接口、第一個(gè)ARM內(nèi)核和第二個(gè)ARM內(nèi)核；所述第一個(gè)ARM內(nèi)核與所述USB3.0接口芯片進(jìn)行信息交互，所述第一個(gè)ARM內(nèi)核與所述第二個(gè)ARM內(nèi)核之間通過所述ASI總線接口進(jìn)行信息交互，且所述第二個(gè)ARM內(nèi)核生成的信號(hào)經(jīng)所述ASI總線接口輸出。
[0006]所述FPGA采用XILINX公司的XC7Z030芯片。
[0007]所述USB3.0接口芯片采用Cypress公司的CYUSB3014芯片。
[0008]所述DAC采用TI公司的DAC3482芯片。
[0009]所述時(shí)鐘芯片采用TI公司的LMK04808芯片。
[0010]所述本振芯片采用LMX2581芯片。
[0011]所述射頻調(diào)制器采用TI公司的TRF3705芯片。
[0012]所述串口電平轉(zhuǎn)換芯片采用SP3232EEA芯片。
[0013]本實(shí)用新型由于采取以上技術(shù)方案，其具有以下優(yōu)點(diǎn):1、本實(shí)用新型采用高性能的FPGA芯片Z7030實(shí)現(xiàn)，在該FPGA芯片內(nèi)部集成了兩個(gè)ARM ;本實(shí)用新型的板卡基礎(chǔ)時(shí)鐘為10MHz，具備內(nèi)時(shí)鐘和外時(shí)鐘兩種模式，第一種是采用內(nèi)部的時(shí)鐘實(shí)現(xiàn)，第二種是接收外部的高精度時(shí)鐘實(shí)現(xiàn)，針對(duì)不同的應(yīng)用場(chǎng)合自動(dòng)切換，有效降低了板卡的復(fù)雜性和生產(chǎn)測(cè)試難度。2、本實(shí)用新型的板卡能有效降低復(fù)雜性和生產(chǎn)測(cè)試難度，增加了板卡生產(chǎn)的一致性，使該板卡能夠?qū)崿F(xiàn)大規(guī)模生產(chǎn)。本實(shí)用新型可以廣泛在北斗導(dǎo)航、位置服務(wù)和智能感知測(cè)試領(lǐng)域中應(yīng)用。
【附圖說明】
[0014]圖1是本實(shí)用新型的整體結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0015]下面結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型進(jìn)行詳細(xì)的描述。
[0016]如圖1所示，本實(shí)用新型提供一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其包括FPGA K DAC 2、射頻調(diào)制器3、本振芯片4、時(shí)鐘芯片5、USB3.0接口芯片6、串口電平轉(zhuǎn)換芯片7和電源8。FPGA I信號(hào)輸出端經(jīng)DAC 2將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)后，輸入射頻調(diào)制器3內(nèi)；射頻調(diào)制器3的時(shí)鐘輸入端連接本振芯片4的輸出端，調(diào)制后的信號(hào)由射頻調(diào)制器3的RF輸出端輸出。本振芯片4的時(shí)鐘輸入端連接時(shí)鐘芯片5輸出端，時(shí)鐘芯片5輸出端還分別連接FPGA I時(shí)鐘輸入端和DAC 2的時(shí)鐘輸入端。FPGA I經(jīng)USB3.0接口芯片6與USB3.0接口連接，經(jīng)USB3.0接口與用戶進(jìn)行信息交互；FPGA I還連接串口電平轉(zhuǎn)換芯片7，經(jīng)串口電平轉(zhuǎn)換芯片7與串口連接，通過串口電平轉(zhuǎn)換芯片7將LVTTL電平轉(zhuǎn)換為RS232電平。其中，各個(gè)芯片均由電源8供電。
[0017]上述實(shí)施例中，F(xiàn)PGA I包括ASI總線接口 11、第一個(gè)ARM內(nèi)核12和第二個(gè)ARM內(nèi)核13。第一個(gè)ARM內(nèi)核12與USB3.0接口芯片6進(jìn)行信息交互，第二個(gè)ARM內(nèi)核13用于接收其他芯片傳輸至的信號(hào)并生成多系統(tǒng)衛(wèi)生導(dǎo)航信號(hào)。第一個(gè)ARM內(nèi)核12與第二個(gè)ARM內(nèi)核13之間通過ASI總線接口 11進(jìn)行信息交互，且第二個(gè)ARM內(nèi)核13生成的信號(hào)經(jīng)ASI總線接口 11輸出。
[0018]上述各實(shí)施例中，F(xiàn)PGA I采用XILINX公司的XC7Z030芯片，其工作時(shí)鐘為81.84MHz ο
[0019]上述各實(shí)施例中，F(xiàn)PGA I上還設(shè)置有觸發(fā)輸入端口和觸發(fā)輸出端口，可以根據(jù)內(nèi)觸發(fā)、外觸發(fā)或者開環(huán)閉環(huán)等不同外界環(huán)境靈活配置為多種實(shí)現(xiàn)方式。
[0020]上述各實(shí)施例中，USB3.0接口芯片6采用Cypress公司的CYUSB3014芯片，該芯片具備多種外設(shè)擴(kuò)展接口，包括串口、spi接口和GPIF接口。其中，USB3.0接口芯片6與FPGA I之間采用Slave FIFO Interface模式，數(shù)據(jù)寬度為16bit。
[0021]上述各實(shí)施例中，DAC 2采用TI公司的DAC3482芯片，該芯片內(nèi)部的數(shù)據(jù)在時(shí)鐘的雙邊沿采樣；采樣時(shí)鐘為327.36MHz，采用的同步信號(hào)為SYNC同步信號(hào)，利用同步信號(hào)同步DAC內(nèi)部的FIFO的讀寫指針；通過內(nèi)部的CMIX實(shí)現(xiàn)DAC3482有內(nèi)部的I支路與Q支路的混合。
[0022]上述各實(shí)施例中，時(shí)鐘芯片5采用TI公司的LMK04808芯片。LMK04808內(nèi)部的時(shí)鐘模式采用雙PLL的模式，同時(shí)生成多路時(shí)鐘信號(hào)輸出，包括傳輸至DAC 2的時(shí)鐘信號(hào)、給FPGA I使用的工作時(shí)鐘、給本振芯片4的時(shí)鐘信號(hào)。其中，本實(shí)用新型的板卡基礎(chǔ)時(shí)鐘為1MHz ο
[0023]上述各實(shí)施例中，本振芯片4采用LMX2581芯片，本振芯片4生成的時(shí)鐘直接輸出給射頻調(diào)制器3。
[0024]上述各實(shí)施例中，射頻調(diào)制器3采用TI公司的TRF3705芯片，本振時(shí)鐘輸入可以采用單端方式，調(diào)制部分的電路采用正交調(diào)制方式，射頻輸出端采用AC耦合方式。
[0025]上述各實(shí)施例中，串口電平轉(zhuǎn)換芯片7采用SP3232EEA芯片。
[0026]綜上所述，本實(shí)用新型在使用時(shí)，其工作過程如下:
[0027]I)系統(tǒng)上電，自檢后與已有上位機(jī)進(jìn)行通信，獲取當(dāng)前的配置信息；
[0028]2)根據(jù)配置信息，進(jìn)行各個(gè)內(nèi)部芯片的配置，通過選擇內(nèi)時(shí)鐘或者外時(shí)鐘方式時(shí)鐘芯片5生成一個(gè)本地時(shí)鐘信號(hào)，并轉(zhuǎn)換為FPGA 1、DAC 2和本振芯片4所需的時(shí)鐘信號(hào)；
[0029]3)時(shí)鐘穩(wěn)定后，與上位機(jī)進(jìn)行通信，從上位機(jī)獲取載體的位置信息，根據(jù)配置選擇通信頻率，可以設(shè)置為每秒I次、每秒10次和每秒50次；上位機(jī)將星歷信息、誤差信息、軌跡信息發(fā)送給第一個(gè)ARM內(nèi)核12，第一個(gè)ARM內(nèi)核12存儲(chǔ)這些信息，待計(jì)算導(dǎo)航實(shí)際信號(hào)時(shí)使用；
[0030]4)第一個(gè)ARM內(nèi)核12將電文信息和觀測(cè)量信息傳送到第二個(gè)ARM內(nèi)核12，第二個(gè)ARM內(nèi)核12根據(jù)電文信息和觀測(cè)量信息計(jì)算FPGA I所需的內(nèi)部參數(shù)，F(xiàn)PGAl根據(jù)內(nèi)部參數(shù)生成導(dǎo)航數(shù)字信號(hào)。
[0031]上述各實(shí)施例僅用于說明本實(shí)用新型，各部件的結(jié)構(gòu)、尺寸、設(shè)置位置及形狀都是可以有所變化的，在本實(shí)用新型技術(shù)方案的基礎(chǔ)上，凡根據(jù)本實(shí)用新型原理對(duì)個(gè)別部件進(jìn)行的改進(jìn)和等同變換，均不應(yīng)排除在本實(shí)用新型的保護(hù)范圍之外。
【主權(quán)項(xiàng)】
1.一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:它包括FPGA、DAC、射頻調(diào)制器、本振芯片、時(shí)鐘芯片、USB3.0接口芯片、串口電平轉(zhuǎn)換芯片和電源；所述FPGA的信號(hào)輸出端經(jīng)所述DAC將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)后，輸入所述射頻調(diào)制器內(nèi)；所述射頻調(diào)制器的時(shí)鐘輸入端連接所述本振芯片的輸出端，調(diào)制后的信號(hào)由所述射頻調(diào)制器的RF輸出端輸出；所述本振芯片的時(shí)鐘輸入端連接所述時(shí)鐘芯片輸出端，所述時(shí)鐘芯片輸出端還分別連接所述FPGA時(shí)鐘輸入端和DAC的時(shí)鐘輸入端；所述FPGA經(jīng)所述USB3.0接口芯片與USB3.0接口連接，所述FPGA還連接所述串口電平轉(zhuǎn)換芯片，經(jīng)所述串口電平轉(zhuǎn)換芯片與串口連接；各個(gè)芯片均由所述電源供電。
2.如權(quán)利要求1所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述FPGA包括ASI總線接口、第一個(gè)ARM內(nèi)核和第二個(gè)ARM內(nèi)核；所述第一個(gè)ARM內(nèi)核與所述USB3.0接口芯片進(jìn)行信息交互，所述第一個(gè)ARM內(nèi)核與所述第二個(gè)ARM內(nèi)核之間通過所述ASI總線接口進(jìn)行信息交互，且所述第二個(gè)ARM內(nèi)核生成的信號(hào)經(jīng)所述ASI總線接口輸出。
3.如權(quán)利要求1或2所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述FPGA采用XILINX公司的XC7Z030芯片。
4.如權(quán)利要求1或2所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述USB3.0接口芯片采用Cypress公司的CYUSB3014芯片。
5.如權(quán)利要求1或2所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述DAC采用TI公司的DAC3482芯片。
6.如權(quán)利要求1或2所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述時(shí)鐘芯片采用TI公司的LMK04808芯片。
7.如權(quán)利要求1或2所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述本振芯片采用LMX2581芯片。
8.如權(quán)利要求1或2所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述射頻調(diào)制器采用TI公司的TRF3705芯片。
9.如權(quán)利要求1或2所述的一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，其特征在于:所述串口電平轉(zhuǎn)換芯片采用SP3232EEA芯片。
【專利摘要】本實(shí)用新型涉及一種USB3.0接口的多系統(tǒng)衛(wèi)星導(dǎo)航信號(hào)生成板卡，它包括FPGA、DAC、射頻調(diào)制器、本振芯片、時(shí)鐘芯片、USB3.0接口芯片、串口電平轉(zhuǎn)換芯片和電源；FPGA的信號(hào)輸出端經(jīng)DAC將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)后，輸入射頻調(diào)制器內(nèi)；射頻調(diào)制器的時(shí)鐘輸入端連接本振芯片的輸出端，調(diào)制后的信號(hào)由射頻調(diào)制器的RF輸出端輸出；本振芯片的時(shí)鐘輸入端連接時(shí)鐘芯片輸出端，時(shí)鐘芯片輸出端還分別連接FPGA時(shí)鐘輸入端和DAC的時(shí)鐘輸入端；FPGA經(jīng)USB3.0接口芯片與USB3.0接口連接，F(xiàn)PGA還連接串口電平轉(zhuǎn)換芯片，經(jīng)串口電平轉(zhuǎn)換芯片與串口連接；各個(gè)芯片均由電源供電。本實(shí)用新型可以廣泛在北斗導(dǎo)航、位置服務(wù)和智能感知測(cè)試領(lǐng)域中應(yīng)用。
【IPC分類】G01S19-37
【公開號(hào)】CN204536560
【申請(qǐng)?zhí)枴緾N201520260424
【發(fā)明人】吳巍蓀
【申請(qǐng)人】北京華云智聯(lián)科技有限公司
【公開日】2015年8月5日
【申請(qǐng)日】2015年4月27日