一種基于fpga的任意高速波形發(fā)生裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于數(shù)字信號(hào)處理領(lǐng)域，尤其涉及一種基于FPGA的高速波形發(fā)生
[0002]裝置。
【背景技術(shù)】
[0003]目前，現(xiàn)在使用的任意信號(hào)發(fā)生器，大多數(shù)產(chǎn)生信號(hào)是有局限性的，尤其是輸出高頻的任意信號(hào)，更是不能滿足實(shí)際的需要；對(duì)于一些較高要求，例如:輸出信號(hào)需要服從可定制的分布規(guī)律，如:高斯分布、泊松分布等；以及輸出信號(hào)最大1.25Gbps的速率設(shè)計(jì)，上升沿陡峭到幾個(gè)納秒級(jí)。這些功能的需求，在實(shí)際的科研和軍事開發(fā)以及工業(yè)設(shè)計(jì)中越來越多用到這些特殊信號(hào)發(fā)生裝置。因此，急需要一款性價(jià)比高的特殊高速信號(hào)發(fā)生器。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的是提供一種基于FPGA的任意高速波形發(fā)生裝置，該裝置可以輸出高頻的任意信號(hào)，且使用方便、結(jié)構(gòu)簡(jiǎn)單，成本低。
[0005]本實(shí)用新型實(shí)現(xiàn)其發(fā)明目的，所采用的技術(shù)方案是:
[0006]一種基于FPGA的任意高速波形發(fā)生裝置，包括一個(gè)發(fā)生器，其中:所述發(fā)生器包括數(shù)字控制電路、模擬控制電路，所述數(shù)字控制電路包括FPGA芯片、接口板、A/D轉(zhuǎn)換芯片，所述FPGA芯片分別與接口板、A/D轉(zhuǎn)換芯片連接；
[0007]所述模擬控制電路包括濾波器，與濾波器依次連接的方波產(chǎn)生器、調(diào)幅控制器、幅度與偏移控制器；所述濾波器與A/D轉(zhuǎn)換芯片的輸出端連接，幅度與偏移控制器連接有輸出接口。
[0008]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:
[0009](—)、本裝置利用信號(hào)的合成和信號(hào)的調(diào)理，將信號(hào)輸出為任意高速波形的信號(hào)。
[0010](二)、本裝置可以輸出可定制的分布規(guī)律的信號(hào)，如高斯分布、泊松分布等；以及輸出信號(hào)最大1.25Gbps的速率設(shè)計(jì)，上升沿陡峭到幾個(gè)納秒級(jí)。
[0011](三)、本裝置的操作和使用可以用上位機(jī)可視界面，因此操作方便簡(jiǎn)單。
[0012]進(jìn)一步地為了更好地傳輸信號(hào)，上述接口板通過CPCI總線與FPGA連接。
[0013]進(jìn)一步地為了完成更多路信號(hào)的同步輸出，上述FPGA芯片還連接有外觸發(fā)同步脈沖信號(hào)。
[0014]進(jìn)一步地為了完成多路信號(hào)的同步處理，上述FPGA芯片連接有兩個(gè)或兩個(gè)以上的A/D轉(zhuǎn)換芯片。
[0015]進(jìn)一步地為了輸出信號(hào)有更好的穩(wěn)定性，上述輸出接口包括SMA連接器。
[0016]進(jìn)一步地為了在有些頻段起濾波作用，或者在高頻段信號(hào)不會(huì)被衰減，上述濾波器為低通無(wú)源濾波器。
[0017]更進(jìn)一步地，為了更多地同步處理外觸發(fā)脈沖，上述發(fā)生裝置包括兩個(gè)或兩個(gè)以上的發(fā)生器。
[0018]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說明。
【附圖說明】
[0019]圖1是本實(shí)用新型實(shí)施例一的電路原理示意圖。
[0020]圖2是本實(shí)用新型實(shí)施例二的電路原理示意圖。
【具體實(shí)施方式】
[0021]圖1示出，本實(shí)用新型的一種【具體實(shí)施方式】為:一種基于FPGA的任意高速波形發(fā)生裝置，包括一個(gè)發(fā)生器，發(fā)生器包括數(shù)字控制電路、模擬控制電路，所述數(shù)字控制電路包括 FPGA ZYNQ-7030 芯片 UCPCI 接口板 2、兩個(gè) A/D9122 轉(zhuǎn)換芯片 4，F(xiàn)PGA ZYNQ-7030 芯片分別與CPCI接口板、A/D9122轉(zhuǎn)換芯片4連接，CPCI接口板2通過PCI19054總線與FPGAZYNQ-7030芯片I連接。
[0022]本例的模擬控制電路包括9階橢圓低通無(wú)源濾波器5，與9階橢圓低通無(wú)源濾波器5依次連接的方波產(chǎn)生器6、調(diào)幅控制器7、幅度與偏移控制器8 ;所述9階橢圓低通無(wú)源濾波器5與A/D9122轉(zhuǎn)換芯片4的輸出端連接，幅度與偏移控制器8連接有SMA連接器9。
[0023]本例的FPGA ZYNQ-7030芯片I還連接有外觸發(fā)同步脈沖信號(hào)10。
[0024]在本發(fā)生器中由于任意波形發(fā)生器的采樣時(shí)鐘可變，因此它的低通濾波器的截止頻率也必須變化，否則在有些頻段就不起濾波作用，或者是在高頻段有用信號(hào)會(huì)被衰減，因此本例采用9階橢圓低通無(wú)源濾波器5。
[0025]直接數(shù)字合成(DDS, Direct Digital Synthesis)系統(tǒng)不能合成高頻方波，當(dāng)該裝置產(chǎn)生方波時(shí)，DDS系統(tǒng)合成的是與所需方波同頻率的正弦波形，然后由模擬控制電路將正弦波整形為方波。方波整形是由比較器完成的；比較電路采取差分遲滯比較形式。
[0026]本例的調(diào)幅控制器7，就是使載波的振幅隨調(diào)制信號(hào)的變化規(guī)律而變化，從頻域上說，就是將調(diào)制信號(hào)頻譜搬移到載波頻率兩側(cè)的一個(gè)頻率搬移過程，搬移過程中調(diào)制信號(hào)的頻譜結(jié)構(gòu)不變，即搬移前后各頻率分量的比例關(guān)系不變，只是在頻域上的簡(jiǎn)單搬移。
[0027]本例的幅度與偏移控制器8是模擬控制電路的核心部分，難度也最大。幅度與偏移控制器8中的幅度乘法器、II型衰減網(wǎng)絡(luò)和輸出放大器以串聯(lián)方式接入電路，依次對(duì)信號(hào)幅度進(jìn)行處理。其中，幅度乘法器是固定在電路中的，II型衰減網(wǎng)絡(luò)和輸出放大器則是根據(jù)所設(shè)定的信號(hào)幅度，由繼電器控制它們是否接入電路。繼電器控制原則是:當(dāng)輸出為小信號(hào)時(shí)，電路只對(duì)信號(hào)進(jìn)行衰減；當(dāng)輸出為大信號(hào)時(shí)，電路只對(duì)信號(hào)進(jìn)行放大；當(dāng)信號(hào)幅度介于兩者之間時(shí)，則將衰減和放大相結(jié)合，使設(shè)定的幅度值落在相應(yīng)的子區(qū)間內(nèi)。
[0028]本例的工作原理和過程是:
[0029]a)、通過以太網(wǎng)接口或CPCI接口與外部上位機(jī)通訊，上位機(jī)下發(fā)產(chǎn)生信號(hào)的指令和相關(guān)配置參數(shù)，如高斯分布、泊松分布等山)、發(fā)生器采用自帶ARM的FPGA ZYNQ-7030芯片1，接收上位機(jī)的配置。通過ARM處理器3計(jì)算按定制的波形生成算法，計(jì)算波形；c)、FPGAZYNQ-7030芯片I輸出高速的數(shù)字波形信號(hào)給A/D9122轉(zhuǎn)換芯片4，輸出模擬信號(hào)；d)、模擬信號(hào)經(jīng)9階橢圓低通無(wú)源濾波器5、方波產(chǎn)生器6、調(diào)幅控制器7、幅度與偏移控制器8的調(diào)理，網(wǎng)絡(luò)再通過SMA連接器9輸出該射頻信號(hào)，該射頻信號(hào)符合定制的分布規(guī)律，高斯分布、泊松分布等。
[0030]實(shí)施例二
[0031]本例與實(shí)施例一基本相同，不同的是:
[0032]圖2示出，本例的一種基于FPGA的任意高速波形發(fā)生裝置，包括兩個(gè)發(fā)生器，每一個(gè)發(fā)生器包括數(shù)字控制電路、模擬控制電路，所述數(shù)字控制電路包括FPGA ZYNQ-7030芯片UCPCI接口板2、兩個(gè)A/D9122轉(zhuǎn)換芯片4，F(xiàn)PGA ZYNQ-7030芯片I分別與CPCI接口板2、A/D9122轉(zhuǎn)換芯片4連接，CPCI接口板2通過PCI19054總線與FPGA ZYNQ-7030芯片I連接。
[0033]本例的模擬控制電路包括7階線性相位低通無(wú)源濾波器5，與7階線性相位低通無(wú)源濾波器5依次連接的方波產(chǎn)生器6、調(diào)幅控制器7、幅度與偏移控制器8 ;所述7階線性相位低通無(wú)源濾波器5與A/D9122轉(zhuǎn)換芯片4的輸出端連接，幅度與偏移控制器8連接有SMA連接器9。
[0034]在本發(fā)生器中由于任意波形發(fā)生器的采樣時(shí)鐘可變，因此它的低通濾波器的截止頻率也必須變化，否則在有些頻段就不起濾波作用，或者是在高頻段有用信號(hào)會(huì)被衰減；因此，本例采用7階線性相位低通無(wú)源濾波器5。
[0035]本例的兩個(gè)發(fā)生器，通過FPGA ZYNQ-7030芯片I連接的外觸發(fā)同步脈沖信號(hào)10，對(duì)信號(hào)進(jìn)行同步處理，增強(qiáng)了發(fā)生裝置對(duì)信號(hào)的快速處理。
[0036]當(dāng)然，本實(shí)用新型的一個(gè)發(fā)生器中的A/D轉(zhuǎn)換芯片可以是一個(gè)，也可以是三個(gè)；本實(shí)用新型的裝置也可以包括三個(gè)發(fā)生器，或者連接更多的發(fā)生器，實(shí)現(xiàn)級(jí)聯(lián)輸出，完成更多路信號(hào)的同步輸出。
【主權(quán)項(xiàng)】
1.一種基于FPGA的任意高速波形發(fā)生裝置，包括一個(gè)發(fā)生器，其特征在于:所述發(fā)生器包括數(shù)字控制電路、模擬控制電路，所述數(shù)字控制電路包括FPGA芯片、接口板、A/D轉(zhuǎn)換芯片，所述FPGA芯片分別與接口板、A/D轉(zhuǎn)換芯片連接； 所述模擬控制電路包括濾波器，與濾波器依次連接的方波產(chǎn)生器、調(diào)幅控制器、幅度與偏移控制器；所述濾波器與A/D轉(zhuǎn)換芯片的輸出端連接，幅度與偏移控制器連接有輸出接□ ο2.根據(jù)權(quán)利要求1所述的一種基于FPGA的任意高速波形發(fā)生裝置，其特征在于:所述接口板通過CPCI總線與FPGA連接。3.根據(jù)權(quán)利要求2所述的一種基于FPGA的任意高速波形發(fā)生裝置，其特征在于:所述FPGA芯片還連接有外觸發(fā)同步脈沖信號(hào)。4.根據(jù)權(quán)利要求3所述的一種基于FPGA的任意高速波形發(fā)生裝置，其特征在于:所述FPGA芯片連接有兩個(gè)或兩個(gè)以上的A/D轉(zhuǎn)換芯片。5.根據(jù)權(quán)利要求4所述的一種基于FPGA的任意高速波形發(fā)生裝置，其特征在于:所述輸出接口包括SMA連接器。6.根據(jù)權(quán)利要求5所述的一種基于FPGA的任意高速波形發(fā)生裝置，其特征在于:所述濾波器為低通無(wú)源濾波器。7.根據(jù)權(quán)利要求6所述的一種基于FPGA的任意高速波形發(fā)生裝置，其特征在于:所述發(fā)生裝置包括兩個(gè)或兩個(gè)以上的發(fā)生器。
【專利摘要】本實(shí)用新型公開了一種基于FPGA的任意高速波形發(fā)生裝置，包括一個(gè)發(fā)生器，其中：所述發(fā)生器包括數(shù)字控制電路、模擬控制電路，所述數(shù)字控制電路包括FPGA芯片、接口板、A/D轉(zhuǎn)換芯片，所述FPGA芯片分別與接口板、A/D轉(zhuǎn)換芯片連接；所述模擬控制電路包括濾波器，與濾波器依次連接的方波產(chǎn)生器、調(diào)幅控制器、幅度與偏移控制器；所述濾波器與A/D轉(zhuǎn)換芯片的輸出端連接，幅度與偏移控制器連接有輸出接口。該裝置可以輸出高頻的任意信號(hào)，且使用方便、結(jié)構(gòu)簡(jiǎn)單，成本低。
【IPC分類】G01R1/28
【公開號(hào)】CN205067546
【申請(qǐng)?zhí)枴緾N201520824094
【發(fā)明人】李煜, 楊勇, 吳琦
【申請(qǐng)人】成都芯程科技有限責(zé)任公司
【公開日】2016年3月2日
【申請(qǐng)日】2015年10月23日