雙時(shí)鐘測試電路的制作方法
【技術(shù)領(lǐng)域】
[0001 ]本實(shí)用新型涉及一種雙時(shí)鐘測試電路。
【背景技術(shù)】
[0002]一般來說，集成電路測試技術(shù)，為了能夠高效率的測試集成電路，往往會(huì)在集成電路設(shè)計(jì)時(shí)增加可測試性電路的設(shè)計(jì)(DFT)，并利用自動(dòng)測試用例產(chǎn)生(ATPG)的方式，產(chǎn)生測試用例進(jìn)行晶圓級的中測。
[0003]這種測試方式要求被測試裝置(DUT)在處于測試模式時(shí)，DUT工作電路時(shí)鐘由測試儀產(chǎn)生的時(shí)鐘來控制，而非來源于其內(nèi)部的分頻電路，這樣內(nèi)部所有邏輯、時(shí)鐘與復(fù)位都可以做到外部可控制、同時(shí)外部可直接監(jiān)測，具體框圖如圖1所示。
[0004]對于產(chǎn)生激勵(lì)(DRV)和監(jiān)測信號(FB)的時(shí)序來說，每一個(gè)測試時(shí)鐘周期，測試激勵(lì)和觀測信號都會(huì)有效變化一次，并且每個(gè)測試時(shí)鐘周期都會(huì)比較一次。
[0005]但是在集成電路中測之后，往往會(huì)通過物理封裝的方式關(guān)閉DFT通道。因此在中測完成后，成品測試時(shí)，集成電路往往無法做到時(shí)鐘和復(fù)位信號在外部可直接被控制和觀測。
[0006]常見集成電路成品測試，DUT時(shí)鐘輸入通常使用實(shí)際工作時(shí)的石英晶體，或其他第三方時(shí)鐘源，以模擬DUT實(shí)際工作狀態(tài)如圖2所示。
[0007]由于測試儀與DUT沒有同步時(shí)鐘信號，因此測試儀DRV信號輸出后，需要等待一定的時(shí)間，等待DUT的有效的反饋信號，但該時(shí)間不是一個(gè)時(shí)鐘周期就可以完成的。
[0008]正是這個(gè)原因，成品測試的測試用例也為了減少測試時(shí)間而相應(yīng)的減少，從而降低測試覆蓋率。如果增加測試用例，又因?yàn)闇y試激勵(lì)的產(chǎn)生、判斷和待測集成電路使用非同源時(shí)鐘，每次反饋間隔不可控，需要較多無效測試用例作為過渡，測試效率和測試覆蓋率都不尚。
【實(shí)用新型內(nèi)容】
[0009]本實(shí)用新型的目的是提供一種雙時(shí)鐘測試電路，以解決測試激勵(lì)的產(chǎn)生、判斷和待測集成電路使用非同源時(shí)鐘，每次反饋間隔不可控，需要較多無效測試用例作為過渡，測試效率和測試覆蓋率都不高的技術(shù)問題。
[0010]為實(shí)現(xiàn)以上實(shí)用新型目的，本實(shí)用新型提供一種雙時(shí)鐘測試電路，包括主時(shí)鐘產(chǎn)生電路、激勵(lì)產(chǎn)生及比較電路、第一主時(shí)鐘分頻電路、第二主時(shí)鐘分頻電路；
[0011]所述主時(shí)鐘產(chǎn)生電路分別與第一主時(shí)鐘分頻電路以及第二主時(shí)鐘分頻電路電路連接，所述第一主時(shí)鐘分頻電路與激勵(lì)產(chǎn)生及比較電路電路連接。使用時(shí)，激勵(lì)產(chǎn)生及比較電路與被測試裝置中的工作電路電路連接，所述第二主時(shí)鐘分頻電路與被測試裝置中的控制時(shí)鐘分頻電路電路連接。
[0012]進(jìn)一步地，所述激勵(lì)產(chǎn)生及比較電路由激勵(lì)產(chǎn)生電路以及信號監(jiān)測電路組成；
[0013]所述第一主時(shí)鐘分頻電路分別與激勵(lì)產(chǎn)生電路以及信號監(jiān)測電路電路連接。
[0014]進(jìn)一步地，所述第一主時(shí)鐘分頻電路以及第二主時(shí)鐘分頻電路是可調(diào)分頻電路。
[0015]進(jìn)一步地，所述第一主時(shí)鐘分頻電路、第二主時(shí)鐘分頻電路以及被測試裝置中的控制時(shí)鐘分頻電路之間滿足如下條件，
[0016]FdI/Fd2 = (FdI/DUTFd)*N
[0017]其中，“Fdl”表示第一主時(shí)鐘分頻電路的分頻系數(shù)，“Fdl”表示第二主時(shí)鐘分頻電路的分頻系數(shù)，“DUTFd”表示被測試裝置中的控制時(shí)鐘分頻電路的分頻系數(shù)，“N”表示時(shí)鐘周期個(gè)數(shù)。
[0018]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:
[0019]1.運(yùn)用兩個(gè)分頻電路對主時(shí)鐘進(jìn)行分頻，并分別作為激勵(lì)的驅(qū)動(dòng)和被測試裝置時(shí)鐘分頻電路的控制信號的技術(shù)方案，獲得測試激勵(lì)的產(chǎn)生、判斷和待測集成電路使用同源時(shí)鐘，無需較多無效測試用例作為過渡，測試效率和測試覆蓋率高的技術(shù)效果；
[0020]2.運(yùn)用各分頻電路之間分頻系數(shù)的關(guān)系來根據(jù)實(shí)際情況調(diào)整各分頻系數(shù)的技術(shù)方案，獲得每次反饋間隔可控的技術(shù)效果；
[0021]3.運(yùn)用可調(diào)分頻電路作為第一、第二主時(shí)鐘分頻電路的技術(shù)方案，獲得了更加方便的對每次反饋間隔進(jìn)行調(diào)整的技術(shù)效果。
【附圖說明】
[0022]圖1是【背景技術(shù)】中的中測的電路框圖；
[0023]圖2是【背景技術(shù)】中常見集成電路成品測試的電路框圖；
[0024]圖3是本實(shí)用新型的雙時(shí)鐘測試電路的框圖；
[0025]圖4是本實(shí)用新型的雙時(shí)鐘測試電路的另一個(gè)框圖。
[0026]圖中:
[0027]主時(shí)鐘產(chǎn)生電路I;
[0028]激勵(lì)產(chǎn)生及比較電路2;激勵(lì)產(chǎn)生電路201;信號監(jiān)測電路202;
[0029]第一主時(shí)鐘分頻電路3;
[0030]第二主時(shí)鐘分頻電路4。
【具體實(shí)施方式】
[0031 ]下面結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步說明。
[0032]實(shí)施例1:
[0033]如圖3所示，本實(shí)用新型的種雙時(shí)鐘測試電路，包括主時(shí)鐘產(chǎn)生電路1、激勵(lì)產(chǎn)生及比較電路2、第一主時(shí)鐘分頻電路3、第二主時(shí)鐘分頻電路4;
[0034]第一主時(shí)鐘分頻電路3;用于對主時(shí)鐘進(jìn)行分頻，并控制激勵(lì)產(chǎn)生及比較電路2運(yùn)行；
[0035]第二主時(shí)鐘分頻電路4;用于對主時(shí)鐘進(jìn)行分頻，并控制被測試裝置控制時(shí)鐘分頻電路運(yùn)行；
[0036]主時(shí)鐘產(chǎn)生電路I分別與第一主時(shí)鐘分頻電路3以及第二主時(shí)鐘分頻電路4電路連接，第一主時(shí)鐘分頻電路3與激勵(lì)產(chǎn)生及比較電路2電路連接。使用時(shí)，激勵(lì)產(chǎn)生及比較電路2與被測試裝置中的工作電路電路連接，第二主時(shí)鐘分頻電路4與被測試裝置中的控制時(shí)鐘分頻電路電路連接；
[0037]具體來說，本實(shí)用新型通過兩組不同的分頻電路:第一主時(shí)鐘分頻電路3以及第二主時(shí)鐘分頻電路4，對主時(shí)鐘進(jìn)行分頻，形成兩路分頻信號，其中一路分頻信號驅(qū)動(dòng)激勵(lì)產(chǎn)生電路201以及信號監(jiān)測電路202，另一路分頻信號作為被測試裝置(下文以“DUT”表示)控制時(shí)鐘分頻電路的驅(qū)動(dòng)信號。
[0038]兩組不同的分頻電路與DUT控制時(shí)鐘分頻電路的分頻系數(shù)滿足如下條件:
[0039]FdI/Fd2 = (FdI/DUTFd)*N
[0040]其中，“Fdl”表示第一主時(shí)鐘分頻電路3的分頻系數(shù)，“Fdl”表示第二主時(shí)鐘分頻電路4的分頻系數(shù)，“DUTFd”表示DUT中的控制時(shí)鐘分頻電路的分頻系數(shù)，“N”表示時(shí)鐘周期個(gè)數(shù)。
[0041]從上述條件可以獲知，對于激勵(lì)輸出和監(jiān)測信號來說，可以做到每N個(gè)時(shí)鐘周期監(jiān)測一次。當(dāng)N= I的時(shí)候，第一主時(shí)鐘分頻電路3的輸出頻率與DUT中的控制時(shí)鐘分頻電路的頻率就保持一致了，此時(shí)每個(gè)測試激勵(lì)都是有效激勵(lì)。
[0042]同時(shí)，由于DUT中的控制時(shí)鐘分頻電路驅(qū)動(dòng)時(shí)鐘來源于第二主時(shí)鐘分頻電路4，因此在保持上述公式的前提下，減少第一主時(shí)鐘分頻電路3的分頻系數(shù)，可以調(diào)高第二主時(shí)鐘分頻電路4的分頻系數(shù)，此時(shí)可以加快測試時(shí)間，無需等待一定的時(shí)間，使得測試時(shí)間可控。
[0043]因此本方案中將矢量的產(chǎn)生時(shí)鐘與檢測結(jié)果矢量的時(shí)鐘分離，用高速時(shí)鐘驅(qū)動(dòng)待測芯片，芯片檢測電路采用低速時(shí)鐘；可以提高芯片的測試頻率，芯片檢測電路與待測芯片的電路時(shí)鐘保持一致，這樣避免了一組激勵(lì)需要重復(fù)出現(xiàn)的現(xiàn)象，降低測試激勵(lì)的數(shù)量;大大的提高了芯片的測試效率;且單個(gè)測試?yán)郎y試時(shí)間減少，則可以在單位時(shí)間增加更多測試用例，提高了測試覆蓋率。
[0044]以下舉例說明:
[0045]例如:正常工作時(shí)，電子手表驅(qū)動(dòng)芯片中，DU T控制時(shí)鐘分頻電路會(huì)將輸入的32.768KHz，做32768分頻，實(shí)現(xiàn)IHz時(shí)鐘，驅(qū)動(dòng)DUT工作電路。這樣可以使手表每I秒變化一次。假設(shè)從O點(diǎn)O分O秒到23點(diǎn)59分59秒總共需要86400次變化，則需要86400個(gè)測試激勵(lì)來驗(yàn)證每一次變化。
[0046]將第二主時(shí)鐘分頻電路的頻率設(shè)置為3.2768MHz，而將第一主時(shí)鐘分頻電路輸出設(shè)置為可以驅(qū)動(dòng)激勵(lì)產(chǎn)生電路產(chǎn)生10Hz頻率激勵(lì)，以及可以驅(qū)動(dòng)信號監(jiān)測電路產(chǎn)生10Hz監(jiān)測信號的時(shí)鐘信號，并比對。由于第二主時(shí)鐘分頻電路設(shè)置成了正常工作頻率的100倍，因此86400個(gè)激勵(lì)只需要864秒，就可以測試完成一個(gè)24小時(shí)的計(jì)數(shù)測試。
[0047]如果采用常規(guī)測試方式，DUT外接32.768KHZ晶體，則需要使用24小時(shí)才可能完整測試。如果為了節(jié)省時(shí)間，放棄完整測試，只測試一部分，則無法滿足覆蓋率要求。
[0048]除上述實(shí)施例外，本實(shí)用新型還可以有其他實(shí)施方式，凡采用等同替換或等效變換形成的技術(shù)方案，均落在本實(shí)用新型的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種雙時(shí)鐘測試電路，包括主時(shí)鐘產(chǎn)生電路以及激勵(lì)產(chǎn)生及比較電路，其特征在于，還包括第一主時(shí)鐘分頻電路、第二主時(shí)鐘分頻電路； 所述主時(shí)鐘產(chǎn)生電路分別與第一主時(shí)鐘分頻電路以及第二主時(shí)鐘分頻電路電路連接，所述第一主時(shí)鐘分頻電路與激勵(lì)產(chǎn)生及比較電路電路連接;使用時(shí)，激勵(lì)產(chǎn)生及比較電路與被測試裝置中的工作電路電路連接，所述第二主時(shí)鐘分頻電路與被測試裝置中的控制時(shí)鐘分頻電路電路連接。2.如權(quán)利要求1所述的雙時(shí)鐘測試電路，其特征在于，所述激勵(lì)產(chǎn)生及比較電路由激勵(lì)產(chǎn)生電路以及信號監(jiān)測電路組成； 所述第一主時(shí)鐘分頻電路分別與激勵(lì)產(chǎn)生電路以及信號監(jiān)測電路電路連接。3.如權(quán)利要求1或2中任一所述的雙時(shí)鐘測試電路，其特征在于，所述第一主時(shí)鐘分頻電路以及第二主時(shí)鐘分頻電路是可調(diào)分頻電路。4.如權(quán)利要求3所述的雙時(shí)鐘測試電路，其特征在于，所述第一主時(shí)鐘分頻電路、第二主時(shí)鐘分頻電路以及被測試裝置中的控制時(shí)鐘分頻電路之間滿足如下條件， FdI/Fd2 =(FdI/DUTFd)*N 其中，“Fdl”表示第一主時(shí)鐘分頻電路的分頻系數(shù)，“Fdl”表示第二主時(shí)鐘分頻電路的分頻系數(shù)，“DUTFd”表示被測試裝置中的控制時(shí)鐘分頻電路的分頻系數(shù)，“N”表示時(shí)鐘周期個(gè)數(shù)。
【專利摘要】本實(shí)用新型公開了一種雙時(shí)鐘測試電路，包括主時(shí)鐘產(chǎn)生電路、激勵(lì)產(chǎn)生及比較電路、第一主時(shí)鐘分頻電路、第二主時(shí)鐘分頻電路；所述主時(shí)鐘產(chǎn)生電路分別與第一主時(shí)鐘分頻電路以及第二主時(shí)鐘分頻電路電路連接，所述第一主時(shí)鐘分頻電路與激勵(lì)產(chǎn)生及比較電路電路連接。使用時(shí)，激勵(lì)產(chǎn)生及比較電路與被測試裝置中的工作電路電路連接，所述第二主時(shí)鐘分頻電路與被測試裝置中的控制時(shí)鐘分頻電路電路連接。通過本實(shí)用新型能夠?qū)崿F(xiàn)測試激勵(lì)的產(chǎn)生、判斷和待測集成電路使用同源時(shí)鐘，每次反饋間隔可控，無需較多無效測試用例作為過渡，測試效率和測試覆蓋率高的技術(shù)效果。
【IPC分類】G01R31/28
【公開號】CN205193232
【申請?zhí)枴緾N201521020482
【發(fā)明人】莊楠鍵, 孫軼群
【申請人】深圳市盛德金科技有限公司
【公開日】2016年4月27日
【申請日】2015年12月9日