基于fpga與msp430的數(shù)字多功能信號參數(shù)測試裝置的制造方法
【專利摘要】本實用新型涉及一種基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，采用以MSP430 為主，F(xiàn)PGA 為輔的處理系統(tǒng)框架，將MSP430F5529 作為控制處理核心、FPGA 作為信號處理單元，結(jié)合MSP430 的高效控制系統(tǒng)與FPGA 的高速運算能力，實現(xiàn)了對正弦波頻率、兩路方波信號時間間隔以及矩形脈沖占空比的多功能信號參數(shù)測試，并通過按鍵進行數(shù)據(jù)的刷新，避免了歷史數(shù)據(jù)未及時記錄而帶來的麻煩，所有的數(shù)據(jù)通過按鍵進行刷新，裝置測量結(jié)果穩(wěn)定時間小于2s。
【專利說明】
基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置
技術(shù)領(lǐng)域
[0001]本實用新型涉及現(xiàn)場可編程邏輯門陣列(FPGA)、單片機開發(fā)技術(shù)、數(shù)字電路技術(shù)、模電電路技術(shù)，特別是一種基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置。
【背景技術(shù)】
[0002]信號參數(shù)測試儀是測量待測電路信號參數(shù)的的測試儀器，衡量其品質(zhì)的主要參考依據(jù)主要有:可測信號頻帶寬度、可測信號電壓幅度、可測參數(shù)精確度、可測參數(shù)功能種類等。
[0003]現(xiàn)有技術(shù)中與本申請?zhí)岚缸顬榻咏钠渲幸环N技術(shù)方案是一種交流信號參數(shù)測試裝置(專利公開號:CN201413357Y)，該裝置包括AD采集單元、DSP數(shù)據(jù)處理單元、CPLD控制單元和顯示單元，所述AD采集單元由ADC芯片構(gòu)成，輸入端為測試表筆，輸出采樣數(shù)據(jù)給DSP數(shù)據(jù)處理單元;所述DSP數(shù)據(jù)處理單元由DSP芯片和外圍電路構(gòu)成，輸入為AD采集單元的采樣數(shù)據(jù)，輸出處理后的數(shù)據(jù)和地址、控制信息給CPLD控制單元;所述CPLD控制單元由CPLD芯片構(gòu)成，輸入與DSP數(shù)據(jù)處理單元相連，輸出與顯示單元相連;所述顯示單元由四個BCD碼轉(zhuǎn)換芯片和四個LED七段數(shù)碼管構(gòu)成，輸入與CPLD控制單元相連。該技術(shù)方案可以通過撥鍵控制顯示交流信號的幅度、均值和頻率參數(shù)。測試信號種類及功能單一，可測頻帶寬度(即可測信號頻率范圍)較窄，測試結(jié)果精度不夠高。
[0004]現(xiàn)有技術(shù)方案存在四處主要的技術(shù)缺陷。第一、該測試裝置在測試信號種類及功能單一，只能測試交流信號的頻率、幅度等參數(shù);第二、該測試裝置在測量精度方面需要進一步提高，該方案采用AD采樣的方式進行信號的采集與數(shù)據(jù)判斷，由于受AD芯片采樣精度的限制，該裝置的測量精度受到了大大的限制;可測信號頻率范圍較窄；第四，該測試裝置響應(yīng)時間的較長。

【發(fā)明內(nèi)容】

[0005]本實用新型的目的在于提供一種基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，以克服現(xiàn)有技術(shù)中存在的缺陷。
[0006]為實現(xiàn)上述目的，本實用新型的技術(shù)方案是:一種基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，包括:用于測量正弦波頻率的第一接口電路，與所述第一接口電路相連的放大電路，與所述放大電路相連的整形電路，用于測量方波時間間隔的第二接口電路，與所述第二接口電路相連的第一 0PA847電路，與所述第一 0PA847電路相連的第一限幅電路，用于測量脈沖信號占空比第三接口電路，與所述第三接口電路相連的第二0PA847電路，與所述第二 0PA847電路相連的第二限幅電路，分別與所述整形電路、所述第一限幅電路以及所述第二限幅電路相連的FPGA信號處理電路，與所述FPGA信號處理電路相連的MSP430F5529控制處理電路以及分別與所述MSP430F5529控制處理電路相連的鍵盤電路以及顯示屏電路。
[0007]在本實用新型一實施例中，所述放大電路包括一第三0PA847電路，所述整形電路還包括依次相連的一比較器LM339以及一施密特觸發(fā)器，所述比較器LM339與所述第三0PA847電路匹配。
[0008]在本實用新型一實施例中，所述放大電路還包括一比較器LM 393，所述整形電路還包括一第三限幅電路，所述第三限幅電路與所述較器LM 393匹配。
[0009]在本實用新型一實施例中，所述放大電路還包括依次相連的一第四0PA847電路以及第五0PA847電路，所述整形電路還包括一第四限幅電路，所述第四限幅電路與所述第五0PA847電路匹配。
[0010]在本實用新型一實施例中，所述顯示屏電路包括一0LED12864。
[0011]在本實用新型一實施例中，所述FPGA信號處理電路與所述MSP430F5529控制處理電路通過SPI總線連接。
[0012]相較于現(xiàn)有技術(shù)，本實用新型具有以下有益效果:本實用新型采用以MSP430為主FPGA為輔的處理系統(tǒng)框架，將MSP430F5529作為控制處理核心、FPGA作為信號處理單元，利用FPGA的高速運算能力，實現(xiàn)測量正弦波頻率、方波時間間隔、脈沖信號占空比的功能。目標可測得有效值電壓范圍為50mV?IV正弦波信號的頻率范圍為IHz?50MHz，誤差小于10-4;可測得峰峰值電壓范圍為50mV?IV、頻率范圍為1Hz?IMHz的兩路方波信號的時間間隔范圍為0.1us?100ms，誤差小于0.28%;可測得峰峰值電壓范圍為50mV?IV、頻率范圍為IHz?25MHz矩形脈沖信號的占空比范圍為10%到90%，誤差小于1%?？赏瑫r實現(xiàn)超前或滯后的兩路方波信號時間間隔的測量，誤差最大值僅為0.28%。采用等精度測頻法，測量的時間閘門為ls，測量速度快。
【附圖說明】
[0013]圖1是本實用新型中基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置的原理圖。
[0014]圖2是本實用新型中兩級0PA847放大器電路原理圖。
[0015]圖3是本實用新型中TTL方波整形電路原理圖。
[0016]圖4是本實用新型中思密特觸發(fā)器整形電路。
[0017]圖5是本實用新型中基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置進行測量時的主程序流程圖。
[0018]圖6是本實用新型中FPGA信號處理電路的RTL綜合結(jié)果圖。
[0019]圖7是本實用新型中FPGA信號處理電路的程序流程圖。
[0020]圖8是未處理前第二路信號超前于第一路信號的情況波形圖。
[0021 ]圖9是未處理前第二路信號滯后于第一路信號的情況波形圖。
[0022]圖10是本實施例后第二路信號滯后于第一路信號的情況的波形圖。
[0023]圖11是本實施例后第二路信號超前于第一路信號的情況的波形圖。
【具體實施方式】
[0024]下面結(jié)合附圖，對本實用新型的技術(shù)方案進行具體說明。
[0025]本實用新型提供一種基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，如圖1所示，該裝置采用以MSP430為主FPGA為輔的處理系統(tǒng)框架，將MSP430F5529作為控制處理核心、FPGA作為信號處理單元，利用FPGA的高速運算能力，實現(xiàn)測量正弦波頻率、方波時間間隔、脈沖信號占空比的功能。包括:用于測量正弦波頻率的第一接口電路，與第一接口電路相連的放大電路，與放大電路相連的整形電路，用于測量方波時間間隔的第二接口電路，與第二接口電路相連的第一 0PA847電路，與第一 0PA847電路相連的第一限幅電路，用于測量脈沖信號占空比第三接口電路，與第三接口電路相連的第二0PA847電路，與第二0PA847電路相連的第二限幅電路，分別與整形電路、第一限幅電路以及第二限幅電路相連的FPGA信號處理電路，與FPGA信號處理電路相連的MSP430F5529控制處理電路以及分別與MSP430F5529控制處理電路相連的鍵盤電路以及顯示屏電路。在本實施例中，由于本方案所用的控制器(MSP430與FPGA)都是只能識別2v~3.5v的數(shù)字信號，所以需要在信號接入控制器前進行數(shù)字信號調(diào)理，將原本輸入信號調(diào)理成控制器可識別的幅段。
[0026]為提高本裝置的頻率測量范圍，本裝置分設(shè)低頻測量部分、中頻測量部分及高頻測量部分。如圖2?圖4所不。
[0027]在本實施例中，放大電路包括一第三0PA847電路，整形電路還包括依次相連的一比較器LM339以及一施密特觸發(fā)器，比較器LM339與第三0PA847電路匹配。低頻信號測評先將小信號調(diào)理至200mV以上，采用的寬帶運放0PA847，再通過LM339比較器和施密特觸發(fā)器處理送入FPGA測頻，就可測量到精確的頻率。
[0028]放大電路還包括一比較器LM 393，整形電路還包括一第三限幅電路，第三限幅電路與較器LM 393匹配。中頻信號測評先將輸入信號經(jīng)過比較器LM393進行整形，整形后的波形通過限幅送入FPGA即可進行測頻。
[0029]放大電路還包括依次相連的一第四0PA847電路以及第五0PA847電路，整形電路還包括一第四限幅電路，第四限幅電路與第五0PA847電路匹配。高頻信號通過兩級0PA847進行增益放大通過限幅后送入FPGA，即可進行測頻。
[0030]在本實施例中，顯示屏電路包括一0LED12864。
[0031]在本實施例中，F(xiàn)PGA信號處理電路與MSP430F5529控制處理電路通過SPI總線連接。
[0032]為了讓本領(lǐng)域技術(shù)人員進一步了解本實用新型所提出的一種基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，下面結(jié)合現(xiàn)有軟件以及控制方法進行說明，在該說明過程中所涉及的現(xiàn)有軟件以及控制方法均不是本實用新型所保護的客體，本實用新型僅保護該裝置的器件及其之間的連接關(guān)系。
[0033]主程序流程圖如圖5所示，本系統(tǒng)主要有測正弦波頻率、測兩路方波間隔時間、測矩形脈沖占空比的功能。當按下相應(yīng)按鍵時，單片機將控制FPGA對信號進行對應(yīng)的處理，以實現(xiàn)對測正弦波頻率、兩路方波間隔時間、矩形脈沖占空比的測量。當測量結(jié)束時，F(xiàn)PGA將把測量值通過SPI通信方式傳輸至單片機中，由單片機進行最終計算以及0LED12864顯示。
[0034]MSP430F5529單片機部分分為四個模塊，分別為:初始化模塊、中斷模塊、SPI模塊、顯示模塊在。單片機作為系統(tǒng)的核心控制中心，由按鍵模塊進行不同功能的選擇，由單片機控制FPGA進行不同參數(shù)的測量，返回給單片機后再0LED12864液晶屏上顯示。
[0035]FPGA部分主要包含頂層模塊、高頻等精度測量模塊、時間間隔測量模塊、高電平時間測量模塊、低電平時間測量模塊、SPI通信模塊等，F(xiàn)PGA模塊的RTL綜合結(jié)果如圖6所示，程序流程圖如圖7所示。頂層模塊的作用主要是根據(jù)單片機給定的數(shù)據(jù)選擇值，調(diào)用高頻等精度測量模塊、時間間隔測量模塊、高電平時間測量模塊、低電平時間測量模塊，最終將所需的數(shù)據(jù)由SPI通信模塊發(fā)送給單片機。由于等精度測量適用于高頻信號的采樣，而在低頻信號方面誤差較大，因此本裝置采用高頻測頻、低頻測周的方法。
[0036]現(xiàn)有的時間間隔測量方式多采用第一路信號(下簡稱信號A)低電平期間開始計數(shù)，高電平清零，并在第二路信號(下簡稱信號B)下降沿期間發(fā)送數(shù)據(jù)的方法來實現(xiàn)對兩路方波信號時間間隔的測量。經(jīng)理論驗證與實際測試，該種方法只能適用于對B信號超前于A信號的情況下才能使用，否則無法正確測量時間間隔。B超前于A的情況及B滯后于A的情況的模擬波形圖如圖8以及圖9所示。本裝置采用先以1.5分頻信號B再測量兩路時間間隔的方法，以此同時實現(xiàn)對超前或滯后的兩路方波信號時間間隔的測量，如圖10以及圖11所示。
[0037]以上是本實用新型的較佳實施例，凡依本實用新型技術(shù)方案所作的改變，所產(chǎn)生的功能作用未超出本實用新型技術(shù)方案的范圍時，均屬于本實用新型的保護范圍。
【主權(quán)項】
1.一種基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，其特征在于，包括:用于測量正弦波頻率的第一接口電路，與所述第一接口電路相連的放大電路，與所述放大電路相連的整形電路，用于測量方波時間間隔的第二接口電路，與所述第二接口電路相連的第一0PA847電路，與所述第一 0PA847電路相連的第一限幅電路，用于測量脈沖信號占空比第三接口電路，與所述第三接口電路相連的第二0PA847電路，與所述第二0PA847電路相連的第二限幅電路，分別與所述整形電路、所述第一限幅電路以及所述第二限幅電路相連的FPGA信號處理電路，與所述FPGA信號處理電路相連的MSP430F5529控制處理電路以及分別與所述MSP430F5529控制處理電路相連的鍵盤電路以及顯示屏電路。2.根據(jù)權(quán)利要求1所述的基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，其特征在于，所述放大電路包括一第三0PA847電路，所述整形電路還包括依次相連的一比較器LM339以及一施密特觸發(fā)器，所述比較器LM339與所述第三0PA847電路匹配。3.根據(jù)權(quán)利要求1所述的基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，其特征在于，所述放大電路還包括一比較器LM 393，所述整形電路還包括一第三限幅電路，所述第三限幅電路與所述較器LM 393匹配。4.根據(jù)權(quán)利要求1所述的基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，其特征在于，所述放大電路還包括依次相連的一第四0PA847電路以及第五0PA847電路，所述整形電路還包括一第四限幅電路，所述第四限幅電路與所述第五0PA847電路匹配。5.根據(jù)權(quán)利要求1所述的基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，其特征在于，所述顯示屏電路包括一 0LED12864。6.根據(jù)權(quán)利要求1所述的基于FPGA與MSP430的數(shù)字多功能信號參數(shù)測試裝置，其特征在于，所述FPGA信號處理電路與所述MSP430F5529控制處理電路通過SPI總線連接。
【文檔編號】G01R23/16GK205539191SQ201620176508
【公開日】2016年8月31日
【申請日】2016年3月9日
【發(fā)明人】任歡, 連麗紅, 顏逾越, 謝思宇, 黃記毅
【申請人】廈門大學(xué)嘉庚學(xué)院