一種基于fpga的高集成度光電編碼器電路的制作方法
【專利摘要】本實(shí)用新型公開了一種基于FPGA的高集成度光電編碼器電路，包括發(fā)光電路和FPGA控制器，發(fā)光電路產(chǎn)生的光信號被光電二極管陣列接收，光電二極管陣列的輸出端連接有粗碼光電接收器、中精碼光電接收器和精碼光電接收器，粗碼光電接收器輸出梯形波信號到梯形波放大器，并將放大后的信號送到梯形波振幅鑒頻器，中精碼光電接收器輸出三角波到三角波放大器，并將放大后的信號送到梯形波振幅鑒頻器，精碼光電接收器輸出正弦波波信號到差分放大器，梯形波振幅鑒頻器和三角波振幅鑒頻器的輸出端均連接有鎖存器；FPGA控制器連接有A/D轉(zhuǎn)換電路，且A/D轉(zhuǎn)換電路接收經(jīng)過處理后的光電信號并送入FPGA控制器，F(xiàn)PGA控制器還連接有系統(tǒng)接口電路，A/D轉(zhuǎn)換電路的輸入端接有分時驅(qū)動電路。
【專利說明】
一種基于FPGA的高集成度光電編碼器電路
技術(shù)領(lǐng)域
[0001]本實(shí)用新型涉及光電編碼器技術(shù)領(lǐng)域，具體為一種基于FPGA的高集成度光電編碼器電路。
【背景技術(shù)】
[0002]光電編碼器是一種具有代表性的角位移傳感器，是一種集光、機(jī)、電一體的數(shù)字測角裝置;依據(jù)編碼方式傳統(tǒng)光電編碼器主要分成兩種類型:增量式和絕對。增量式編碼器碼道少，需要處理的信號少，處理電路相對簡單；絕對式編碼器碼道多，體積大，處理電路復(fù)雜，絕對角位置直接從碼盤讀出，提高了測量的可靠性，但是絕對式編碼器的應(yīng)用也受體積大、質(zhì)量較重的限制。
【實(shí)用新型內(nèi)容】
[0003]針對以上問題，本實(shí)用新型提供了一種基于FPGA的高集成度光電編碼器電路，采用絕對式編碼器，并采用了 A/D直通處理方法和分時驅(qū)動光電信號采集處理技術(shù)，有效地壓縮了電路部分的空間，可以有效解決【背景技術(shù)】中的問題。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案:一種基于FPGA的高集成度光電編碼器電路，包括發(fā)光電和FPGA控制器，所述發(fā)光電路產(chǎn)生的光信號被光電二極管陣列接收，光電二極管陣列的輸出端連接有粗碼光電接收器、中精碼光電接收器和精碼光電接收器，粗碼光電接收器輸出梯形波信號到梯形波放大器，并將放大后的信號送到梯形波振幅鑒頻器，中精碼光電接收器輸出三角波到三角波放大器，并將放大后的信號送到梯形波振幅鑒頻器，精碼光電接收器輸出正弦波波信號到差分放大器;所述FPGA控制器連接有A/D轉(zhuǎn)換電路，且A/D轉(zhuǎn)換電路接收經(jīng)過處理后的光電信號并送入FPGA控制器，且FPGA控制器還連接有穩(wěn)壓電源模塊。
[0005]作為本實(shí)用新型一種優(yōu)選的技術(shù)方案，所述FPGA控制器采用Altera公司的cyclone IV芯片，且還連接有系統(tǒng)接口電路。
[0006]作為本實(shí)用新型一種優(yōu)選的技術(shù)方案，所述梯形波振幅鑒頻器和三角波振幅鑒頻器的輸出端均連接有鎖存器。
[0007]作為本實(shí)用新型一種優(yōu)選的技術(shù)方案，所述A/D轉(zhuǎn)換電路的輸入端接有分時驅(qū)動電路，且分時驅(qū)動電路與鎖存器和差分放大器的輸出端均相連。
[0008]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:該基于FPGA的高集成度光電編碼器電路以軟件代替運(yùn)算放大器和比較器，利用FPGA的并行處理特點(diǎn)，大大提高了處理速度，并且采用了 A/D直通處理方法和分時驅(qū)動光電信號采集處理技術(shù)，有效地壓縮了電路部分的空間，縮減體積，減輕重量。
【附圖說明】
[0009]圖1為本實(shí)用新型結(jié)構(gòu)示意圖。
[0010]圖2為本實(shí)用新型系統(tǒng)接口電路圖。
[0011]圖中:I一發(fā)光電路；2— FPGA控制器；3—光電二極管陣列；4 一粗碼光電接收器；5 —中精碼光電接收器;6—精碼光電接收器;7—梯形波放大器;8 —梯形波振幅鑒頻器;9 一三角波放大器；10 —三角波振幅鑒頻器；11 一A/D轉(zhuǎn)換電路；12 —系統(tǒng)接口電路；13 —鎖存器;14一差分放大器;15—穩(wěn)壓電源模塊;16—分時驅(qū)動電路。
【具體實(shí)施方式】
[0012]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0013]實(shí)施例:
[0014]請參閱圖1和圖2，本實(shí)用新型提供一種技術(shù)方案:一種基于FPGA的高集成度光電編碼器電路，包括發(fā)光電路I和FPGA控制器2，所述發(fā)光電路I產(chǎn)生的光信號被光電二極管陣列3接收，光電二極管陣列3的輸出端連接有粗碼光電接收器4、中精碼光電接收器5和精碼光電接收器6，粗碼光電接收器4輸出梯形波信號到梯形波放大器7，并將放大后的信號送到梯形波振幅鑒頻器8，中精碼光電接收器5輸出三角波到三角波放大器9，并將放大后的信號送到三角波振幅鑒頻器10，精碼光電接收器6輸出正弦波波信號到差分放大器14，所述梯形波振幅鑒頻器8和三角波振幅鑒頻器10的輸出端均連接有鎖存器13;所述FPGA控制器2連接有A/D轉(zhuǎn)換電路11，且A/D轉(zhuǎn)換電路11接收經(jīng)過處理后的光電信號并送入FPGA控制器2，且FPGA控制器2采用Altera公司的cyclone IV芯片，且還連接有系統(tǒng)接口電路12和穩(wěn)壓電源模塊15，所述A/D轉(zhuǎn)換電路11的輸入端接有分時驅(qū)動電路16，且分時驅(qū)動電路16與鎖存器13和差分放大器14輸出端均相連。
[0015]本實(shí)用新型工作原理:整個電路由穩(wěn)壓電源模塊15進(jìn)行供電，電路開始工作時，發(fā)光電路I輸出光電信號到光電二極管陣列2，并產(chǎn)生粗碼信號(梯形波)、中精碼信號(三角波)和精碼信號(正弦波)，粗碼信號和中精碼信號分別經(jīng)過放大器和振幅鑒頻器放大整形，形成等角度空度的方波，再通過鎖存器進(jìn)入分時驅(qū)動電路16，精碼信號經(jīng)過差分放大電路14放大后直接輸入到分式驅(qū)動電路16的輸入端，分時驅(qū)動電路16通過分時驅(qū)動偏壓順序讀取輸入信號，再通過A/D轉(zhuǎn)換電路11送入FPGA控制器2，再由FPGA控制器2完成細(xì)分、計數(shù)、辨相等工作，再通過系統(tǒng)接口發(fā)送出去。
[0016]該基于FPGA的高集成度光電編碼器電路以軟件代替運(yùn)算放大器和比較器，利用FPGA的并行處理特點(diǎn)，大大提高了處理速度，并且采用了A/D直通處理方法和分時驅(qū)動光電信號采集處理技術(shù)，有效地壓縮了電路部分的空間，縮減體積，減輕重量。
[0017]以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于FPGA的高集成度光電編碼器電路，包括發(fā)光電路(I)和FPGA控制器(2)，其特征在于:所述發(fā)光電路(I)產(chǎn)生的光信號被光電二極管陣列(3)接收，光電二極管陣列(3)的輸出端連接有粗碼光電接收器(4)、中精碼光電接收器(5)和精碼光電接收器(6)，粗碼光電接收器(4)輸出梯形波信號到梯形波放大器(7)，并將放大后的信號送到梯形波振幅鑒頻器(8)，中精碼光電接收器(5)輸出三角波到三角波放大器(9)，并將放大后的信號送到三角波振幅鑒頻器(10)，精碼光電接收器(6)輸出正弦波波信號到差分放大器(14);所述FPGA控制器(2)連接有A/D轉(zhuǎn)換電路(11)，且A/D轉(zhuǎn)換電路(11)接收經(jīng)過處理后的光電信號并送入FPGA控制器(2)，且FPGA控制器(2)還連接有穩(wěn)壓電源模塊(15)。2.根據(jù)權(quán)利要求1所述的一種基于FPGA的高集成度光電編碼器電路，其特征在于:所述FPGA控制器(2)采用Altera公司的cycloneIV芯片，且還連接有系統(tǒng)接口電路(12)。3.根據(jù)權(quán)利要求1所述的一種基于FPGA的高集成度光電編碼器電路，其特征在于:所述梯形波振幅鑒頻器(8)和三角波振幅鑒頻器(10)的輸出端均連接有鎖存器(13)。4.根據(jù)權(quán)利要求1所述的一種基于FPGA的高集成度光電編碼器電路，其特征在于:所述A/D轉(zhuǎn)換電路(II)的輸入端接有分時驅(qū)動電路(I6)，且分時驅(qū)動電路(16)與鎖存器(13)和差分放大器(14)的輸出端均相連。
【文檔編號】G01B11/26GK205642312SQ201620327703
【公開日】2016年10月12日
【申請日】2016年4月19日
【發(fā)明人】廖麗君
【申請人】貴州師范學(xué)院