一種基于電壓調(diào)制的電性測(cè)試電路的制作方法
【專(zhuān)利摘要】一種基于電壓調(diào)制的電性測(cè)試電路，本實(shí)用新型涉及電特性測(cè)試技術(shù)領(lǐng)域，其旨在解決現(xiàn)有技術(shù)由單環(huán)、單時(shí)鐘檢測(cè)結(jié)構(gòu)導(dǎo)致的多次重復(fù)編程，使用成本高且通用性差等技術(shù)問(wèn)題。本實(shí)用新型主要包括主電性測(cè)試電路，其中包括用于構(gòu)成時(shí)鐘內(nèi)環(huán)的現(xiàn)場(chǎng)編程門(mén)陣列器件、與現(xiàn)場(chǎng)編程門(mén)陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器，第二脈沖發(fā)生器的時(shí)鐘源為第一脈沖發(fā)生器輸出脈沖的恢復(fù)時(shí)鐘；現(xiàn)場(chǎng)編程門(mén)陣列器件還設(shè)置有輸入接口和輸出接口；電壓鉗制電路，分別與輸入接口和輸出接口連接；低阻抗濾波電路；高阻抗濾波電路。本實(shí)用新型用于測(cè)試電性待測(cè)裝置的時(shí)鐘時(shí)序特征。
【專(zhuān)利說(shuō)明】
一種基于電壓調(diào)制的電性測(cè)試電路
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電特性測(cè)試技術(shù)領(lǐng)域，具體涉及一種基于電壓調(diào)制的電性測(cè)試電路。 【背景技術(shù)】
[0002]目前對(duì)電性待測(cè)裝置的時(shí)鐘序測(cè)量，廣泛采用單環(huán)單脈沖測(cè)量，而電性待測(cè)裝置特性廣泛，其輸出時(shí)鐘脈沖衍變復(fù)雜，對(duì)于接收反饋的處理裝置需要針對(duì)性再編程，由此增加后期使用成本;現(xiàn)有技術(shù)對(duì)不同的待測(cè)裝置還具有復(fù)雜、不可控的系統(tǒng)誤差。本發(fā)明通過(guò)第一時(shí)鐘加載外環(huán)電路，第二時(shí)鐘為衍變的第一時(shí)鐘進(jìn)行特征恢復(fù)后的時(shí)鐘，再利用現(xiàn)場(chǎng)編程門(mén)陣列器件比對(duì)第一時(shí)鐘和第二時(shí)鐘，從而由比對(duì)特征映射出電性待測(cè)裝置的時(shí)鐘序特征是否符合預(yù)設(shè)，避免重復(fù)編程并提高通用性。
【發(fā)明內(nèi)容】

[0003]針對(duì)上述現(xiàn)有技術(shù)，本發(fā)明目的在于提供一種基于電壓調(diào)制的電性測(cè)試電路，其旨在解決現(xiàn)有技術(shù)由單環(huán)、單時(shí)鐘檢測(cè)結(jié)構(gòu)導(dǎo)致的多次重復(fù)編程，使用成本高且通用性差等技術(shù)問(wèn)題。
[0004]為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案如下:
[0005]—種基于電壓調(diào)制的電性測(cè)試電路，包括
[0006]主電性測(cè)試電路，其中包括用于構(gòu)成時(shí)鐘內(nèi)環(huán)的現(xiàn)場(chǎng)編程門(mén)陣列器件、與現(xiàn)場(chǎng)編程門(mén)陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器，第二脈沖發(fā)生器的時(shí)鐘源為第一脈沖發(fā)生器輸出脈沖的恢復(fù)時(shí)鐘；
[0007]現(xiàn)場(chǎng)編程門(mén)陣列器件還設(shè)置有輸入接口和輸出接口；
[0008]電壓鉗制電路，分別與輸入接口和輸出接口連接；[0009 ]低阻抗濾波電路，與主電性測(cè)試電路連接；
[0010]高阻抗濾波電路，與主電性測(cè)試電路連接；
[0011]輸出接口通過(guò)電性待測(cè)裝置連接輸入接口，構(gòu)成時(shí)鐘外環(huán)。
[0012]上述方案中，所述的第二脈沖發(fā)生器，包括構(gòu)成鎖相環(huán)電路結(jié)構(gòu)的相位檢測(cè)器，環(huán)路濾波器和壓控晶體振蕩器;相位檢測(cè)器接收時(shí)鐘外環(huán)的反饋時(shí)鐘;壓控晶體振蕩器連接有D觸發(fā)器。
[0013]上述方案中，所述的電壓鉗制電路，包括上限電壓鉗制電路和下限電壓鉗制電路。
[0014]上述方案中，所述的上限電壓鉗制電路，包括 [〇〇15]分段式電流源，其連接有第一電阻；
[0016]穩(wěn)壓二極管，其正端接地且負(fù)端連接第一電阻；
[0017]三極管，其基極連接第一電阻且集電極連接輸入接口的第一輸入端子；
[0018]第一場(chǎng)效應(yīng)管，其漏極連接三極管的發(fā)射極且源極接地；
[0019]第二場(chǎng)效應(yīng)管，其漏極連接輸入接口的第二輸入端子且源極接地；
[0020]第二電阻，其一端連接有第一場(chǎng)效應(yīng)管的柵極和第二場(chǎng)效應(yīng)管的柵極且另一端接地。[0021 ]上述方案中，所述的分段式電流源，包括
[0022]高五位電流源陣列，另設(shè)置依次連接的第一寄存器、第一譯碼器和第一鎖存器與高五位電流源陣列連接；
[0023]中四位電流源陣列，另設(shè)置依次連接的第二寄存器、第二譯碼器和第二鎖存器與中四位電流源陣列連接；[〇〇24]低五位電流源陣列，另設(shè)置依次連接的第三寄存器、延時(shí)電路和第三鎖存器與低五位電流源陣列連接；
[0025]參考電壓源，它分別與高五位電流源陣列、中四位電流源陣列和低五位電流源陣列連接，參考電壓源為高五位電流源陣列、中四位電流源陣列和低五位電流源陣列提供基準(zhǔn)電壓。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果:實(shí)現(xiàn)了電性檢測(cè)電路的高通用性，不用多次重編程，顯著降低了使用成本;通過(guò)分段式電流源實(shí)現(xiàn)對(duì)電性檢測(cè)電路的電壓適用范圍進(jìn)行拓展，并同時(shí)通過(guò)上下限電壓鉗制保證電性檢測(cè)電路正常工作電壓和電性待測(cè)裝置的電安全，并進(jìn)一步提升了電性檢測(cè)電路的通用性。【附圖說(shuō)明】[〇〇27]圖1為本發(fā)明的模塊框圖；[〇〇28]圖2為本發(fā)明的另一種模塊框圖；
[0029]圖3為本發(fā)明的上限電壓鉗制電路具體實(shí)施例；
[0030]圖4為主電性測(cè)試電路示意圖?！揪唧w實(shí)施方式】
[0031]本說(shuō)明書(shū)中公開(kāi)的所有特征，或公開(kāi)的所有方法或過(guò)程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。
[0032]下面結(jié)合附圖對(duì)本發(fā)明做進(jìn)一步說(shuō)明:
[0033]實(shí)施例1
[0034]如圖4,所述的主電性測(cè)試電路，其中現(xiàn)場(chǎng)編程門(mén)陣列器件進(jìn)一步包括與輸入接口連接的輸入連接節(jié)點(diǎn)、與輸出接口連接的輸出連接節(jié)點(diǎn)；輸出連接節(jié)點(diǎn)和輸入連接節(jié)點(diǎn)需設(shè)計(jì)有多路復(fù)用模塊和阻抗匹配模塊;其進(jìn)一步包括邏輯時(shí)序模塊以完成內(nèi)外環(huán)雙時(shí)鐘計(jì)算和邏輯判斷;邏輯時(shí)序模塊與輸入連接節(jié)點(diǎn)之間、邏輯時(shí)序模塊與輸出連接節(jié)點(diǎn)之間分別設(shè)置有第一編解碼器、第二編解碼器;邏輯時(shí)序模塊通過(guò)頻率匹配模塊接收第一脈沖發(fā)生器和第二脈沖發(fā)生器的輸出時(shí)鐘CK3、CK1;頻率匹配模塊包括第一緩沖寄存器U1、第二緩沖寄存器U2和兩個(gè)反相器U3、U4，兩個(gè)反相器U3、U4構(gòu)成簡(jiǎn)單固定延時(shí)器；電性待測(cè)裝置包括電阻，控制器和處理器等需要測(cè)試時(shí)鐘時(shí)序工作狀態(tài)和脈沖處理能力的元件。
[0035]實(shí)施例2
[0036]如圖4,所述的第二脈沖發(fā)生器，包括構(gòu)成鎖相環(huán)電路結(jié)構(gòu)的相位檢測(cè)器，環(huán)路濾波器和壓控晶體振蕩器;相位檢測(cè)器輸入端連接第一脈沖發(fā)生器的輸出端;壓控晶體振蕩器連接有D觸發(fā)器。相位檢測(cè)器接收時(shí)鐘外環(huán)的反饋時(shí)鐘CK2,反饋時(shí)鐘CK2包含有電性待測(cè)裝置的時(shí)鐘時(shí)序特征，通過(guò)鎖相環(huán)恢復(fù)后，結(jié)合第一脈沖發(fā)生器的輸出時(shí)鐘CK1，并通過(guò)D觸發(fā)器得到第二脈沖發(fā)生器的輸出時(shí)鐘CK3;第一脈沖發(fā)生器的型號(hào)可選用MCP1631。[〇〇37] 實(shí)施例3
[0038]圖3,所述的上限電壓鉗制電路，分段式電流源II，其連接有第一電阻R2;穩(wěn)壓二極管D1，其正端接地且負(fù)端連接第一電阻R2;三極管Q1，其基極連接第一電阻R2且集電極連接輸入接口的第一輸入端子;第一場(chǎng)效應(yīng)管Q2，其漏極連接三極管Q1的發(fā)射極且源極接地;第二場(chǎng)效應(yīng)管Q3，其漏極連接輸入接口的第二輸入端子且源極接地;第二電阻R1，其一端連接有第一場(chǎng)效應(yīng)管Q2的柵極和第二場(chǎng)效應(yīng)管Q3的柵極且另一端接地。[〇〇39]硬件出現(xiàn)未知的異變，技術(shù)的進(jìn)步只是選用標(biāo)準(zhǔn)的參考。但是出于改劣發(fā)明，或者成本考量，僅僅從實(shí)用性的技術(shù)方案選擇。以上所述，僅為本發(fā)明的【具體實(shí)施方式】，但本發(fā)明的保護(hù)范圍并不局限于此，任何屬于本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于電壓調(diào)制的電性測(cè)試電路，其特征在于，包括主電性測(cè)試電路，其中包括用于構(gòu)成時(shí)鐘內(nèi)環(huán)的現(xiàn)場(chǎng)編程門(mén)陣列器件、與現(xiàn)場(chǎng)編程門(mén) 陣列器件連接的第一脈沖發(fā)生器和第二脈沖發(fā)生器，第二脈沖發(fā)生器的時(shí)鐘源為第一脈沖 發(fā)生器輸出脈沖的恢復(fù)時(shí)鐘；現(xiàn)場(chǎng)編程門(mén)陣列器件還設(shè)置有輸入接口和輸出接口；電壓鉗制電路，分別與輸入接口和輸出接口連接；低阻抗濾波電路，與主電性測(cè)試電路連接；高阻抗濾波電路，與主電性測(cè)試電路連接；輸出接口通過(guò)電性待測(cè)裝置連接輸入接口，構(gòu)成時(shí)鐘外環(huán)。2.根據(jù)權(quán)利要求1所述的一種基于電壓調(diào)制的電性測(cè)試電路，其特征在于，所述的第二 脈沖發(fā)生器，包括構(gòu)成鎖相環(huán)電路結(jié)構(gòu)的相位檢測(cè)器，環(huán)路濾波器和壓控晶體振蕩器;相位 檢測(cè)器接收時(shí)鐘外環(huán)的反饋時(shí)鐘;壓控晶體振蕩器連接有D觸發(fā)器。3.根據(jù)權(quán)利要求1所述的一種基于電壓調(diào)制的電性測(cè)試電路，其特征在于，所述的電壓 鉗制電路，包括上限電壓鉗制電路和下限電壓鉗制電路。4.根據(jù)權(quán)利要求3所述的一種基于電壓調(diào)制的電性測(cè)試電路，其特征在于，所述的上限 電壓鉗制電路，包括分段式電流源，其連接有第一電阻；穩(wěn)壓二極管，其正端接地且負(fù)端連接第一電阻；三極管，其基極連接第一電阻且集電極連接輸入接口的第一輸入端子；第一場(chǎng)效應(yīng)管，其漏極連接三極管的發(fā)射極且源極接地；第二場(chǎng)效應(yīng)管，其漏極連接輸入接口的第二輸入端子且源極接地；第二電阻，其一端連接有第一場(chǎng)效應(yīng)管的柵極和第二場(chǎng)效應(yīng)管的柵極且另一端接地。5.根據(jù)權(quán)利要求4所述的一種基于電壓調(diào)制的電性測(cè)試電路，其特征在于，所述的分段 式電流源，包括高五位電流源陣列，另設(shè)置依次連接的第一寄存器、第一譯碼器和第一鎖存器與高五 位電流源陣列連接；中四位電流源陣列，另設(shè)置依次連接的第二寄存器、第二譯碼器和第二鎖存器與中四 位電流源陣列連接；低五位電流源陣列，另設(shè)置依次連接的第三寄存器、延時(shí)電路和第三鎖存器與低五位 電流源陣列連接；參考電壓源，它分別與高五位電流源陣列、中四位電流源陣列和低五位電流源陣列連 接，參考電壓源為高五位電流源陣列、中四位電流源陣列和低五位電流源陣列提供基準(zhǔn)電壓。
【文檔編號(hào)】G01R31/00GK205665329SQ201620521249
【公開(kāi)日】2016年10月26日
【申請(qǐng)日】2016年5月31日
【發(fā)明人】歐飛
【申請(qǐng)人】綿陽(yáng)市致勤電子科技有限公司