專利名稱：微電腦珠算符號時鐘的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種計時工具，尤其是采用現(xiàn)代電子技術(shù)和傳統(tǒng)珠算計數(shù)方法相結(jié)合，將計時結(jié)果以珠算符號形式顯示的電子時鐘。
背景技術(shù)：
目前，公知的數(shù)字式時鐘大多采用日字形7段數(shù)碼顯示器顯示時間，顯示每位數(shù)字的平均段數(shù)為4.9段。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題在于通過對時鐘顯示方式進行改進從而提供一種以珠算符號形式顯示計時結(jié)果的微電腦珠算符號時鐘。
為解決上述技術(shù)問題，本發(fā)明的微電腦珠算符號時鐘采用現(xiàn)代電子技術(shù)和傳統(tǒng)珠算計數(shù)方法相結(jié)合的技術(shù)方案，將計時結(jié)果以珠算符號的形式顯示。
上述微電腦珠算符號時鐘包括殼體、硬件電路和時鐘程序。殼體面板裝有校準(zhǔn)時間的按鈕，硬件電路包括1個單片機U1、1個5段譯碼電路U2、1個3線/8線譯碼器U3、1個珠算符號顯示器U4、6個PNP型晶體三極管U5～U10和1個AC/DC電源U11組成的電路，所述時鐘程序燒寫在所述單片機(U1)的內(nèi)部存儲器中。所述單片機U1的P1.0端、P1.1端、P1.2端和P1.3端分別與所述5段譯碼電路U2的A端、B端、C端和D端相連，所述單片機U1的P1.4端、P1.5端和P1.6端分別與所述3線/8線譯碼器U3的A端、B端和C端相連，所述單片機U1的VDD端與所述AC/DC電源U11的VCC端相連，所述單片機U1的VSS端與所述AC/DC電源U11的電源地相連，所述5段譯碼電路U2的VDD端與所述AC/DC電源U11的VCC端相連，所述5段譯碼電路U2的VSS端與所述AC/DC電源U11的電源地相連，所述3線/8線譯碼器U3的VDD端與所述AC/DC電源U11的VCC端相連，所述3線/8線譯碼器U3的G2A端、G2B端和VSS端與所述AC/DC電源U11的電源地相連。所述AC/DC電源U11將AC220v交流電轉(zhuǎn)換成穩(wěn)定的直流電源。
上述微電腦珠算符號時鐘還包括1個石英晶體振蕩器CRY1和3個電容器C1、C2、C3，所述石英晶體振蕩器CRY1的一端與所述單片機U1的X1端和所述電容器C1的一端相連，所述石英晶體振蕩器CRY1的另一端與所述單片機U1的X2端和所述電容器C2的一端相連，所述電容器C1、C2的另一端與所述AC/DC電源U11的電源地相連，所述電容器C3的一端與所述單片機U1的RESET端相連，所述電容器C3的另一端與所述AC/DC電源U11的VCC端相連。
上述微電腦珠算符號時鐘還包括3個用于校準(zhǔn)時間的按鈕S1、S2和S3和15個電阻器R0～R14。所述電阻器R0的一端與所述單片機U1的RESET端相連，所述電阻器R0的另一端與所述AC/DC電源U11的電源地相連。所述單片機U1的P0.0端與所述按鈕S1的一端和所述電阻器R1的一端相連，所述單片機U1的P0.1端與所述按鈕S2的一端和所述電阻器R2的一端相連，所述單片機U1的P0.2端與所述按鈕S3的一端和所述電阻器R3的一端相連，所述按鈕S1、S2和S3的另一端與所述的AC/DC電源U11的電源地相連，所述電阻器R1、R2和R3的另一端與所述AC/DC電源U11的VCC端相連。所述電阻器R4、R5、R6、R7和R8的一端分別與所述5段譯碼電路U2的a端、b端、c端、d端和e端相連，所述電阻器R4、R5、R6、R7和R8的另一端分別與所述珠算符號顯示器U4的a端、b端、c端、d端和e端相連。所述電阻器R9、R10、R11、R12、R13和R14的一端分別與所述3線/8線譯碼器U3的Y0端、Y1端、Y2端、Y3端、Y4端和Y5端相連，所述電阻器R9、R10、R11、R12、R13和R14的另一端分別與所述PNP型晶體三極管U5、U6、U7、U8、U9和U10的基極相連，所述PNP型晶體三極管U5、U6、U7、U8、U9和U10的集電極分別與所述珠算符號顯示器U4的A端、B端、C端、D端、E端和F端相連，所述PNP型晶體三極管U5、U6、U7、U8、U9和U10的發(fā)射極與所述的AC/DC電源U11的VCC端相連。
上述微電腦珠算符號時鐘中所述5段譯碼電路U2由4個反相器D1、D2、D3、D4、7個2輸入與非門D6、D11、D12、D13、D14、D15、D16、6個3輸入與非門D5、D9、D10、D17、D18、D19和2個4輸入與非門D7、D8組成。所述反相器D1、D2、D3和D4的輸入端分別為A、B、C和D。所述反相器D1的輸入端A與所述4輸入與非門D8的第1、第2輸入端、所述2輸入與非門D11的第1輸入端、所述2輸入與非門D13的第1輸入端相連。所述反相器D2的輸入端B與所述3輸入與非門D9的第2輸入端、所述2輸入與非門D12的第2輸入端相連。所述反相器D3的輸入端C與所述4輸入與非門D8的第4輸入端、所述3輸入與非門D9的第3輸入端、所述2輸入與非門D11的第2輸入端相連。所述反相器D1的輸出端與所述3輸入與非門D5的第1輸入端、所述4輸入與非門D7的第1輸入端、所述3輸入與非門D9的第1輸入端、所述2輸入與非門D12的第1輸入端、所述2輸入與非門D14的第1輸入端相連。所述反相器D2的輸出端與所述3輸入與非門D5的第2輸入端、所述4輸入與非門D7的第2輸入端、所述4輸入與非門D8的第3輸入端、所述3輸入與非門D10的第1輸入端、所述3輸入與非門D19的第1輸入端相連。所述反相器D3的輸出端與所述2輸入與非門D6的第1輸入端、所述4輸入與非門D7的第3輸入端、所述3輸入與非門D10的第2輸入端、所述2輸入與非門D14的第2輸入端相連。所述反相器D4的輸出端與所述3輸入與非門D5的第3輸入端、所述2輸入與非門D6的第2輸入端、所述4輸入與非門D7的第4輸入端、所述2輸入與非門D13的第2輸入端相連。所述3輸入與非門D5的輸出端與所述2輸入與非門D15的第1輸入端相連。所述2輸入與非門D6的輸出端與所述2輸入與非門D15的第2輸入端相連。所述4輸入與非門D7的輸出端與所述2輸入與非門D16的第1輸入端相連。所述4輸入與非門D8的輸出端與所述2輸入與非門D16的第2輸入端、所述3輸入與非門D17的第1輸入端相連。所述3輸入與非門D9的輸出端與所述3輸入與非門D17的第2輸入端相連。所述3輸入與非門D10的輸出端與所述3輸入與非門D17的第3輸入端、所述3輸入與非門D18的第1輸入端相連。所述2輸入與非門D11的輸出端與所述3輸入與非門D18的第2輸入端相連。所述2輸入與非門D12的輸出端與所述3輸入與非門D18的第3輸入端相連。所述2輸入與非門D13的輸出端與所述3輸入與非門D19的第2輸入端相連。所述2輸入與非門D14的輸出端與所述3輸入與非門D19的第3輸入端相連。所述2輸入與非門D15、D16、3輸入與非門D17、D18、D19的輸出端分別為a、b、c、d、e。
上述微電腦珠算符號時鐘中所述珠算符號顯示器U4是由珠算符號矩陣和共陰極發(fā)光二極管矩陣組成。共陰極發(fā)光二極管矩陣由25個發(fā)光二極管分為6組，自左至右每組的發(fā)光二極管個數(shù)為上0下2、上0下3、上1下4、上1下4、上1下4、上1下4。每組中的發(fā)光二極管共陽極，陽極端分別為A端、B端、C端、D端、E端和F端，6組共同組成共陰極發(fā)光二極管矩陣，陰極端分別為a端、b端、c端、d端和e端。珠算符號矩陣分為6檔，每檔中有5個扁圓形的珠算符號，排列形式為上1下4。計數(shù)方法與珠算計數(shù)方法相同，上面的那1個珠算符號有顯示時代表數(shù)字5，無顯示時代表數(shù)字0；下面的4個珠算符號中的任何1個有顯示時每1個都分別代表數(shù)字1，無顯示時分別代表數(shù)字0。左邊兩檔用于小時的計時顯示；中間兩檔用于分的計時顯示；右邊兩檔用于秒的計時顯示。
上述微電腦珠算符號時鐘中所述按鈕S1為校秒按鈕，每按1次加1秒，所述按鈕S2為校分按鈕，每按1次加1分，所述按鈕S3為校時按鈕，每按1次加1小時。所述按鈕S1、S2和S3安裝在殼體面板上。
本發(fā)明的有益效果是提供了1種以珠算符號形式顯示計時結(jié)果的電子時鐘，豐富了時鐘指示時間的表示方式，該時鐘顯示每位數(shù)字的平均段數(shù)為2.5段，降低了功耗。


圖1是本發(fā)明的電路圖。
圖2是本發(fā)明的殼體面板示意圖。
圖3是本發(fā)明的5段譯碼電路圖。
圖4是本發(fā)明的共陰極發(fā)光二極管矩陣電路圖。
具體實施例方式
微電腦珠算符號時鐘的電路如圖1所示，它由單片機U1、5段譯碼電路U2、3線/8線譯碼器U3、珠算符號顯示器U4、PNP型晶體三極管U5～U10和AC/DC電源U11等組成。其中5段譯碼電路U2如圖2所示，它由4個反相器、7個2輸入與非門、6個3輸入與非門和2個4輸入與非門組成；珠算符號顯示器U4由珠算符號矩陣和發(fā)光二極管矩陣電路組成，發(fā)光二極管矩陣電路如圖3所示。
本實施例中單片機U1的型號為8051，3線/8線譯碼器U3的型號為74LS138，石英晶體振蕩器CRY1的頻率為12MHz。電容器C1和C2的容量為20pF，電容器C3的容量為10Mf。電阻器R0的阻值為10k，電阻器R1、R2、R3、R9、R10、R11、R12、R13和R14的阻值為5.1k，電阻器R4、R5、R6、R7和R8的阻值為100。4個反相器D1、D2、D3和D4采用1塊型號為4069的6反相器集成電路芯片，7個2輸入與非門D6、D11、D12、D13、D14、D15和D16采用2塊型號為4001的四2輸入與非門集成電路芯片，6個3輸入與非門D5、D9、D10、D17、D18和D19采用2塊型號為4023的三3輸入與非門集成電路芯片，2個4輸入與非門D7和D8采用1塊型號為4012的雙4輸入與非門集成電路芯片。PNP型晶體三極管U5～U10的型號為RG3CX201。AC/DC電源U11將AC220v交流電轉(zhuǎn)換成穩(wěn)定的5v直流電源。
使用開發(fā)工具將編譯、檢測、連接后的時鐘程序燒寫到單片機U1的內(nèi)部存儲器中。
權(quán)利要求
1.微電腦珠算符號時鐘，一種采用電子技術(shù)和珠算計數(shù)方法相結(jié)合，將計時結(jié)果以珠算符號形式顯示的電子時鐘，它包括殼體、硬件電路和時鐘程序，其特征是殼體面板裝有校準(zhǔn)時間的按鈕，硬件電路包括單片機(U1)、5段譯碼電路(U2)、3線/8線譯碼器(U3)、珠算符號顯示器(U4)、PNP型晶體三極管(U5～U10)和AC/DC電源(U11)，所述單片機(U1)分別與所述5段譯碼電路(U2)和所述3線/8線譯碼器(U3)成電氣連接，所述5段譯碼電路(U2)與所述珠算符號顯示器(U4)成電氣連接，所述3線/8線譯碼器(U3)通過PNP型晶體三極管(U5～U10)與所述珠算符號顯示器(U4)成電氣連接，所述時鐘程序燒寫在所述單片機(U1)的內(nèi)部存儲器中。
2.如權(quán)利要求1所述的微電腦珠算符號時鐘，其特征在于所述的5段譯碼電路(U2)由4個反相器(D1、D2、D3、D4)、7個2輸入與非門(D6、D11、D12、D13、D14、D15、D16)、6個3輸入與非門(D5、D9、D10、D17、D18、D19)和2個4輸入與非門(D7、D8)組成，所述4個反相器(D1、D2、D3、D4)、7個2輸入與非門(D6、D11、D12、D13、D14、D15、D16)、6個3輸入與非門(D5、D9、D10、D17、D18、D19)和2個4輸入與非門(D7、D8)之間成電氣連接。
3.如權(quán)利要求1所述的微電腦珠算符號時鐘，其特征在于所述的珠算符號顯示器(U4)是由珠算符號矩陣和共陰極發(fā)光二極管矩陣組成，所述共陰極發(fā)光二極管矩陣中的25個發(fā)光二極管分為6組，自左至右每組的發(fā)光二極管個數(shù)為，上0下2、上0下3、上1下4、上1下4、上1下4、上1下4，每組中的發(fā)光二極管共陽極，6組共同組成共陰極發(fā)光二極管矩陣，所述珠算符號矩陣分為6檔，每檔中有5個扁圓形的珠算符號，排列形式為上1下4，計數(shù)方法與珠算計數(shù)方法相同，上面的那1個珠算符號有顯示時代表數(shù)字5，無顯示時代表數(shù)字0，下面的4個珠算符號中的任何1個有顯示時每1個都分別代表數(shù)字1，無顯示時分別代表數(shù)字0。
全文摘要
本發(fā)明公開了一種微電腦珠算符號時鐘。微電腦珠算符號時鐘采用現(xiàn)代電子技術(shù)和傳統(tǒng)珠算計數(shù)方法相結(jié)合的技術(shù)方案，計時結(jié)果以珠算符號的形式顯示。它包括殼體、硬件電路和時鐘程序，殼體面板裝有校準(zhǔn)時間的按鈕，硬件電路包括單片機、5段譯碼電路、3線/8線譯碼器、珠算符號顯示器、PNP型晶體三極管和AC/DC電源等，時鐘程序燒寫在單片機的內(nèi)部存儲器中。微電腦珠算符號時鐘可作為計時工具使用。
文檔編號G04G9/00GK1529208SQ20031010096
公開日2004年9月15日 申請日期2003年10月1日 優(yōu)先權(quán)日2003年10月1日
發(fā)明者盧贛云 申請人:盧贛云