專利名稱：定時器電路及使用定時器電路的移動通信終端和電子設備的制作方法
技術領域：
本發(fā)明涉及定時器電路、使用定時器電路的移動通信終端以及使用定 時器電路的電子設備，更具體地說，涉及一種安裝在電子設備(例如移動 通信終端)上的定時器電路。
背景技術：
控制移動通信終端的軟件通過運行通常由硬件操作配置的定時器電路 來執(zhí)行各種控制。采用定時器電路的測量被用在對硬件控制和軟件處理的 定時進行仲裁的情況下，并且被用在對與作為其它通信方的上層設備的通 信的監(jiān)控的情況下。在前者的情況下，測量時間段通常較短，很少需要使用定時器電路同 時測量多個不同組的時間。另一方面，在后者的情況下，通常用多個不同 定時來測量多個不同組的時間，并且需要使用定時器電路同時測量多個不 同組的時間。在同時測量多個不同組的時間的情況下，可以通過安裝所有 所需的定時器電路來實現(xiàn)所述測量。然而，在此情況下，電路尺寸變大， 尤其是對于必須減小尺寸的移動通信終端，這種配置是不切合實際的。相 應地，通過安裝有限的所需的定時器電路，由定時器電路來測量最小時間段(例如1秒)，CPU周期性運行，以每隔測量的最小時間段就生成中 斷，每當所述中斷被生成就在由CPU進行的軟件處理中執(zhí)行計數(shù)，并更新計數(shù)值。按照該方式，通過異步地啟動時間測量可以實現(xiàn)具有不同組的測 量時間的多個時間測量。發(fā)明內(nèi)容本發(fā)明所要解決的問題然而，在上述傳統(tǒng)技術中，即使可以實現(xiàn)執(zhí)行多個時間測量的功能， 但因為由CPU進行的軟件處理每隔由定時器電路所測量的最小時間段就發(fā) 生，因此消耗電流常常根據(jù)CPU操作的發(fā)生頻率而增加。更進一步地，由 于每隔最小時間段就啟動或停止由定時器電路進行的測量，因此測量差錯 經(jīng)常增加。將參照圖12來說明這種缺陷。圖12示出表示傳統(tǒng)定時器電路的操作的時序圖。在圖12中，Ta、 Tb、 Tc表示要求進行時間測量(測量)的時間(Ta > Tb > Tc)。分別 地，TIMER—INT是定時器電路使CPU生成的中斷信號，COUNTER是由 CPU進行計數(shù)的計數(shù)值，INT是實際所需并且當接收到時間測量請求時由 CPU生成的中斷信號。更進一步地，0至T8表示與時間Ta、 Tb、 Tc的時 間測量啟動以及時間測量超時對應的計數(shù)值(COUNTER)。在圖12所示的傳統(tǒng)情況下，在從CPU發(fā)送時間Ta的時間測量請求之 后，在時間測量結束之前，發(fā)送時間Tb的時間測量請求。其后，在時間 Tb的時間測量超時之前，發(fā)送時間Tc的第一次時間測量請求。在時間Tb 的時間測量超時之后，發(fā)送時間Tc的第二次至第四次時間測量請求，其 后，時間Ta的時間測量超時。在此情況下，當定時器隨時間Ta的時間測 量請求運行時啟動由定時器電路進行的測量操作，并且定時器電路每隔參 考定時(最小時間段)就周期性地使CPU生成中斷信號。其后，每當所述 中斷被生成，由CPU進行的軟件處理中執(zhí)行計數(shù)，并且更新計數(shù)值 (COUNTER)。相應地，CPU對由于時間Ta、 Tb、 Tc的時間測量請求 而應該被時間保持的T3至T8進行計數(shù)，并同時連續(xù)地生成實際需要的中 斷信號(INT)。在生成與時間T8的時間測量對應的中斷信號(INT)之 后，結束由定時器電路進行的測量操作，并結束周期性地生成對CPU的中 斷信號(TIMER_INT)的操作。在此情況下，在將參考定時設置為長的情況下，由于對CPU的中斷信 號(TIMER—INT)的發(fā)生周期變長，因此可以減小由CPU的操作引起的 操作電流，然而，在參考定時被設置為長的情況下，所需定時器的測量差 錯不期望地變得較大。例如，當發(fā)生要求同時執(zhí)行每隔一分鐘的測量和每 隔三十分鐘的測量的時間測量請求時，在每隔1分鐘就設置參考定時的情 況下，當每隔1分鐘的時間測量請求定時和每隔30分鐘的時間測量請求 定時彼此一致時，在每隔30分鐘的時間測量中不產(chǎn)生誤差。然而，在這 些時間測量請求定時彼此不一致的情況下，每隔30分鐘的時間測量被每 隔1分鐘就生成的參考定時取整，并且小于1分鐘的誤差不期望地產(chǎn)生。當使用上述定時器電路實現(xiàn)多個不同的時間測量時，尤其是當這樣的 定時器電路應用于需要低電力消耗的電子設備(例如移動通信終端)的定 時器電路時，所出現(xiàn)的問題變得明顯，因此期望對策。作為與傳統(tǒng)定時器電路有關的現(xiàn)有技術文獻，已知JP 01-229311-A， JP 01-288913-A、 JP 02-13882-A、 JP 05-333956-A、 JP 07-005279-A，上述文獻中的任何一篇都沒有考慮到上述問題。因此，本發(fā)明的目的在于提供一種安裝在電子設備(例如移動通信終 端)上的定時器電路，其可以以減少的測量誤差來實現(xiàn)具有不同組的測量 時間的時間測量，并且可以減少功耗。用于解決這些問題的裝置根據(jù)本發(fā)明，提供一種定時器電路，其包括計數(shù)器，該計數(shù)器在參 考時鐘下運行；存儲單元，該存儲單元在從CPU接收到時間測量請求時存 儲與該時間測量請求相對應的定時器超時時間；以及比較器，該比較器對 與所述計數(shù)器的輸出值相對應的時間和存儲在所述存儲單元中的定時器超 時時間進行比較，并且在這兩組時間彼此一致時將中斷信號輸出到所述 CPU;其中，所述存儲單元存儲與多個時間測量請求相對應的多組定時器 超時時間，并且所述多組定時器超時時間中的最接近于所述與所述計數(shù)器 的輸出值相對應的時間的一個被設置為將由所述比較器進行比較的定時器 超時時間。根據(jù)本發(fā)明，所述存儲單元包括第一存儲器，該第一存儲器存儲與 多個時間測量請求相對應的多組定時器超時時間；以及第二存儲器，該存 儲器至少存儲所述第一存儲器中所存儲的所述多組定時器超時時間中的最 接近于與所述計數(shù)器的輸出值相對應的時間的定時器超時時間，并且存儲 在所述第二存儲器中的定時器超時時間被設置為將由所述比較器進行比較 的定時器超時時間。
根據(jù)本發(fā)明，所述存儲單元包括排序裝置，該排序裝置按照從最接 近于與所述計數(shù)器的輸出值相對應的時間的時間開始的順序?qū)Υ鎯υ谒?第一存儲器中的所述多組定時器超時時間進行重新排列；以及設置裝置， 該設置裝置用于設置所述第二存儲器中的由所述排序裝置進行排序的所述 多組定時器超時時間。根據(jù)本發(fā)明，所述第二存儲器僅存儲所述最接近于與所述計數(shù)器的輸 出值相對應的時間的定時器超時時間。更進一步地，當更新存儲在所述第 一存儲器中的所述多組定時器超時時間時，更新所述第二存儲器。根據(jù)本發(fā)明，所述第一存儲器存儲啟用信息，以設置所述多組定時器 超時時間是啟用還是禁用，并且當所述比較器生成中斷信號時，相應定時 器超時時間的啟用信息被設置為禁用，并且所述第二存儲器存儲啟用信息 被設置為啟用的定時器超時時間。根據(jù)本發(fā)明，所述第一存儲器存儲完成信息，所述完成信息指示所述 計數(shù)器是否被完成，當所述計數(shù)器被完成時，所述定時器超時時間基于所 述完成信息而被更新。根據(jù)本發(fā)明，所述比較器包括連接到所述計數(shù)器的輸出側的多個比較 器，所述存儲單元包括分別連接到所述多個比較器的多個存儲器，并且所 述多個存儲器存儲與多個時間測量請求分別對應的多組定時器超時時間， 各組定時器超時時間被設置為將由所述多個比較器分別進行比較的定時器 超時時間。 .根據(jù)本發(fā)明，還提供一種移動通信終端，其具有上述定時器電路中的 任意一個。根據(jù)本發(fā)明，還提供一種電子設備，其具有上述定時器電路中的任意 一個。本發(fā)明的優(yōu)點根據(jù)本發(fā)明，能夠提供一種安裝在電子設備(例如移動通信終端)上 的定時器電路，其可以以減少的測量誤差實現(xiàn)具有不同組的測量時間的多 個時間測量，并且可以減少功耗。


圖1示出表示根據(jù)本發(fā)明的第一實施例中的定時器電路的配置的框圖；圖2示出存儲在圖1所示的時間存儲器中的數(shù)據(jù)的配置的示意圖； 圖3示出存儲在圖1所示的比較寄存器中的數(shù)據(jù)的配置的示意圖； 圖4示出根據(jù)本發(fā)明的第一實施例中的定時器電路的操作的流程圖； 圖5示出用于說明根據(jù)本發(fā)明的第一實施例中的定時器電路的操作的 時序圖；圖6示出表示根據(jù)本發(fā)明的第二實施例中的定時器電路的比較寄存器 的配置的框圖；圖7示出表示根據(jù)本發(fā)明的第二實施例中的定時器電路的操作的流程圖；圖8示出用于說明根據(jù)本發(fā)明的第二實施例中的定時器電路的操作的 時序圖；圖9示出表示根據(jù)本發(fā)明的第三實施例中的定時器電路的配置的框圖；圖10示出表示根據(jù)本發(fā)明的第四實施例中的定時器電路的配置的框圖；圖11示出表示以下配置的示意圖，在該配置中，根據(jù)本發(fā)明的定時 器電路被應用于移動通信終端；以及圖12示出用于說明傳統(tǒng)定時器電路的操作的時序圖。標號說明101 計數(shù)器102 時間存儲器103 比較寄存器104 比較器(CMP) 106 中斷(INT)120 CPU具體實施方式
在下文中，將參照附圖來詳細描述根據(jù)本發(fā)明的定時器電路、使用定 時器電路的移動通信終端以及使用定時器電路的電子設備的最佳模式。 [第一實施例]圖1示出表示根據(jù)本發(fā)明的第一實施例中的配置的框圖。如圖1所 示，第一實施例中的定時器電路包括計數(shù)器101、比較器(CMP) 104、時 間存儲器(第一存儲器)102以及比較寄存器(第二存儲器)103，所述定 時器電路連接到CPU 120。時間存儲器102和比較寄存器103配置本發(fā)明 的存儲單元。ROM禾n RAM (未示出)連接到CPU 120。 ROM已經(jīng)在其中存儲了 各種程序，這些程序包括用于定時器電路的驅(qū)動程序，根據(jù)需要讀出這些 程序以使CPU 120執(zhí)行所述程序。RAM是提供CPU 120的工作區(qū)的存儲 器。CPU 120通過CPU總線8連接到時間存儲器102和比較寄存器103。 CPU120可以輸入從比較器104發(fā)送的中斷信號(INT)。計數(shù)器101基于輸入的時鐘信號CLK執(zhí)行計數(shù)操作，并將計數(shù)值輸 出到比較器104。本實施例中的計數(shù)器101被配置成30位的計數(shù)器，并且 將30位的計數(shù)值TIM [29: O]輸出到比較器104。更進一步地，當計數(shù)值從 最大值返回到"0"時，計數(shù)器101生成完成信號(Co: Carry out)，以將這 樣生成的完成信號輸出到時間存儲器102，通知完成了所述計數(shù)值。可以 由CPU 120來讀出計數(shù)值。時間存儲器102是這樣的存儲器通過定時器電路的時間測量執(zhí)行來 設置數(shù)據(jù)，所述數(shù)據(jù)包括用于設置對CPU 120的中斷信號(INT)的生成 定時的時間的定時器超時值。通過在生成時間測量請求時將時間測量請求 的時間加入到計數(shù)器101的計數(shù)值中來設置所述定時器超時值。在該實施例中，時間存儲器102如圖2所示被配置。在時間存儲器 102中，如圖2所示，由CPU 120來設置32位的數(shù)據(jù)或者說數(shù)據(jù)T[O]、 T[l]、 ......、 T[n-l]、 T[n]、(在下文中稱為T[x]),使得可以更新所述數(shù)據(jù)，所述數(shù)據(jù)包括與30位的定時器超時時間對應的定時器超時值。按照時間測量請求從CPU 120被發(fā)送的順序來輸入各個T[x]。也就是說，分別 地，對于第一 T[O]，輸入與第一時間測量請求的時間對應的定時器超時 值，對于T[l]，輸入與第二時間測量請求的時間對應的定時器超時值，對 于第nT[n]，輸入與第n時間測量請求的時間對應的定時器超時值。其 后，當由于根據(jù)時間測量請求的時間測量超時而生成從比較器104到CPU 120的中斷信號時，更新時間存儲器102中的對應的T[x]。在各個T[x]中，如圖2所示，除了 30位(位29至位0)的定時器超 時值之外，分別設置一位的完成位(Co)和一位的啟用位(En)。完成位表示完成計數(shù)器101的計數(shù)值。在將完成信號從計數(shù)器101輸 入到時間存儲器102的情況下，完成位的設置值從"0"改變?yōu)?1"，并 且時間存儲器102中的數(shù)據(jù)改變，使得在下一計數(shù)值下生成中斷。啟用位表示與設置時間對應的定時器超時值的數(shù)據(jù)是啟用還是禁用。 該啟用位在設置定時器超時值的數(shù)據(jù)時被設置為啟用，當比較器104生成 對CPU 120的中斷信號時，該啟用位改變，并且關于定時器超時值的數(shù)據(jù) 而被設置為禁用，在此情況下生成中斷信號。按照該方式，當通過來自CPU 120的設置來更新數(shù)據(jù)時，當生成從比 較器104到CPU 120的中斷信號時，以及當完成計數(shù)器101的計數(shù)值時， 更新時間存儲器102中的T[x]的定時器超時值、啟用位和完成位。在比較寄存器103中，在由CPU 120在時間存儲器102中設置的T[x] 中，對啟用位被設置為啟用的數(shù)據(jù)進行排序，因此，排序后的啟用數(shù)據(jù)被 設置成存儲為T，[O]、 T'[l]、 ......， T'[n-l]、 T'[n](在下文中稱為T，[x])。當通過來自CPU 120的設置來更新數(shù)據(jù)時，當生成從比較器104到 CPU 120的中斷信號時，以及當完成計數(shù)器101的計數(shù)值時，分別更新相 應T，[x]，并且按照從最接近于計數(shù)值的數(shù)據(jù)的升序?qū)ο鄳猅'[x]進行排 序。相應地，在T[O]中，存儲最接近于計數(shù)值的定時器超時值，在T[l] 中，存儲第二接近于計數(shù)值的定時器超時值，在T[2]及后續(xù)數(shù)據(jù)中，存儲 按相似方式排序的定時器超時值。在這些定時器超時值中，將存儲在T[O]
中的定時器超時值輸出作為將由比較器104進行比較的定時器值。比較器104輸入從計數(shù)器101輸出的計數(shù)值以及存儲在比較寄存器103中的數(shù)據(jù)T'
的定時器值，并確定這兩個值是否彼此一致。其后，在這兩個值彼此一致的情況下，生成將要輸出到CPU 120的對CPU 120的中斷信號(INT)。接下來，將參照圖4和圖5來說明該實施例中的執(zhí)行。圖4示出指示第一實施例中的執(zhí)行的流程圖，圖5示出用于說明第一實施例中的執(zhí)行的時序圖。在圖5中，示出了與圖4中的流程圖中的各個步驟對應的定時。如圖4和圖5所示，將說明這樣的情況從CPU 120發(fā)送對時間Ta、 Tb、 Tc的時間測量請求(對于時間Tc，生成多個時間測量請求)。首先，由CPU 120生成對時間Ta的時間測量請求。其后，由于計數(shù) 器101的計數(shù)值是T0，因此CPU120從計數(shù)器101讀出T0，并計算T8或 者說將TO加到Ta (T8 = T0 + Ta)，并將時間存儲器102中的T[O]的定時 器超時值設置為這樣獲得的T8 (步驟Sl)。在該定時器設置時，T[O]的 啟用位同時被設置為啟用。接下來，由于更新了時間存儲器102中的T[x]，因此CPU120將比較 寄存器103中的T'[O]的定時器超時值設置為T8 (步驟S2)。其后，比較 器104將計數(shù)器101的計數(shù)值與比較寄存器102中的T'
一致之前，由CPU 120生成對時間Tb的時間測量請求(步驟S3: "是")。此時，由于計數(shù)值是Tl，因此CPU 120從計數(shù)器101讀出 Tl，并計算T3或者說將Tl加到Tb (T3 = Tl + Tb)，并將時間存儲器 102中的T[1]的定時器超時值設置為這樣獲得的T3 (步驟S4)。在該定時 器設置時，T[l]的啟用位同時被設置為啟用。其后，由于更新了時間存儲器102中的T[x]，因此對于啟用位被設置 為啟用的數(shù)據(jù)，CPU 120比較T
二T8和T[1]二T3 (步驟S5)。結果， 由于T3〈T8，因此CPU 120對數(shù)據(jù)進行排序和更新，使得比較寄存器103
中的T，[x]是T，[O] = T3， T'[l] = T8 (步驟S6)。其后，比較器104將計 數(shù)器101的計數(shù)值與比較寄存器102中的T，[O] = T3進行比較。接下來，在計數(shù)器101的計數(shù)值與所存儲的值T'
—致之前，由 CPU 120生成對時間Tc的時間測量請求(步驟S7:"是")。此時，由 于計數(shù)值是T2，因此CPU 120從計數(shù)器101讀出T2，并計算T4或者說將 T2加到Tc (T4 = T2+Tc)，并將時間存儲器102中的T[2]的定時器超時 值設置為這樣獲得的T4 (步驟S8)。在該定時器設置時，T[2]的啟用位 同時被設置為啟用。其后，由于更新了時間存儲器102中的T[x]，因此對于啟用位被設置 為啟用的數(shù)據(jù)，CPU 120比較T[O] = T8、 T[l] = T3禾B T[2] = T4 (歩驟 S9)。結果，由于T3〈T4〈T8，因此CPU 120對數(shù)據(jù)進行排序和更新， 使得比較寄存器103中的T，[x]是T，
:T3、 T，[l] = T4，nT，[2] = T8 (步 驟S10)。其后，比較器104將計數(shù)器101的計數(shù)值與比較寄存器102中 的T，
二T3進行比較。在該實施例中，沒有設置T[x]的完成位，并且在定時器超時值超過計 數(shù)器101的最大值的情況下，由來自計數(shù)器101的完成信號將完成位設置 為'T'。相應地，如此設置T[x]的定時器超時值，以便與計數(shù)器101的完成 計數(shù)值進行比較。在此狀態(tài)下，當計數(shù)器101的計數(shù)值變成T3并且與T'[O] = T3 —致時 (步驟Sll:"是")，比較器104生成對CPU 120的中斷信號(步驟 S12)。其后，由于生成了對CPU 120的中斷信號，因此將該中斷信號通 知給時間存儲器102。相應地，在時間存儲器102中的T[x]中，CPU 120 將存儲與和T3對應的定時器超時值的設置值的T[l]的啟用位設置為禁用 (步驟S13)。其后，由于T[l]的啟用位被設置為禁用，因此，對于啟用位被設置為 啟用的數(shù)據(jù)，CPU120比較T
:T8禾卩T[2]-T4。結果，由于T4〈T8， 因此CPU 120對數(shù)據(jù)進行排序和更新，使得比較寄存器103中的T'[x]是 丁，
= 丁4和丁，[1] = 丁8 (步驟S14)。 在下文中，相似地執(zhí)行對時間T3的多次時間測量請求的操作，其后，在計數(shù)值達到T4的情況下，以及在計數(shù)值達到T8的情況下，相似地 執(zhí)行操作。另一方面，對于尚未在該實施例中描述的內(nèi)容，在將計數(shù)值更 新為"0"的情況下，將這種更新通知給時間存儲器102，并清除存儲在時間 存儲器102中的完成位。因此，根據(jù)該實施例，把利用存儲器進行的排序的結果用作將與計數(shù) 器的計數(shù)值進行比較的定時器值，并且由單個比較器來實現(xiàn)多個時間測 量。相應地，與傳統(tǒng)示例相比，可以減小并行運作的電路的尺寸。更進一步地，根據(jù)該實施例，當從比較器輸出中斷時，CPU運行。相 應地，可以減少CPU的處理，并且可以明顯地減少CPU的不必要的操 作。當應用于需要低電力功耗的移動通信終端等時，這種優(yōu)點可以被最大 地增強。也就是說，在移動通信終端中，需要低電力功耗，必須盡可能地 減少CPU的不必要的操作，并且在通信時經(jīng)常需要多個不同的長時間定時 器。此外，根據(jù)該實施例，因為每隔計數(shù)器的操作時鐘就可以設置時間測 量的開始定時和結束定時，所以在執(zhí)行多個時間測量時可以顯著地減少測 量差錯，這在上述傳統(tǒng)示例中有描述。此外，根據(jù)該實施例，由于在存儲器中存儲多個數(shù)據(jù)，因此在連續(xù)生 成中斷信號的情況下，在時間存儲器中對數(shù)據(jù)進行替換的工作變得不必 要，這樣帶來的優(yōu)點是在生成中斷信號時不引起延遲。如上所述，根據(jù)該實施例，可以減小運算電路的尺寸，可以以減少的 測量誤差來實現(xiàn)多個時間測量，可以減少CPU的處理，并且可以降低電力 消耗。當應用于安裝在用于移動通信終端的LSI (大規(guī)模集成電路)上的 定時器電路時，這種優(yōu)點被最大地增強。 [第二實施例]接下來將說明根據(jù)本發(fā)明的第二實施例。圖6示出表示第二實施例中的運作為定時器電路的存儲單元的比較寄 存器(第二存儲器)103的配置的框圖。第二實施例中的其它部件的配置 與第一實施例相似。在第一實施例中的比較寄存器103中，設置多個
T'[X]，并且在各個T'[X]中，對多組所需的定時器超時時間的設置值進行排序以進行存儲。另一方面，在該實施例中，如圖6所示，僅設置T'[O]， 并且僅存儲單個定時器超時時間。與上述情況相似，存儲在T'[O]中的數(shù)據(jù) 是時間存儲器102中的T[x]中的啟用位被設置為啟用的定時器超時值的設 置值中的最接近于計數(shù)值的數(shù)據(jù)。圖7示出表示第二實施例中的操作的流程圖，圖8示出用于說明第二 實施例中的操作的時序圖。在圖8中，示出與圖7中的流程圖中的各個步 驟對應的定時。如圖7和圖8所示，也是在該實施例中，將說明發(fā)送對時間Ta、 Tb、 Tc的時間測量請求的情況(對于時間Tc，生成多個時間測量請求)。首先，由CPU 120生成對時間Ta的時間測量請求。其后，由于計數(shù) 器101的計數(shù)值是T0，因此CPU120從計數(shù)器101讀出T0，并計算T8或 者說將TO加到Ta (T8 = T0 + Ta)，并將時間存儲器102中的T
的定時 器超時值設置為這樣獲得的T8 (步驟S21)。在該定時器設置時，T
的 啟用位同時被設置為啟用。接下來，由于更新了時間存儲器102中的T[x]，因此CPU120將比較 寄存器103中的T，[O]的定時器超時值設置為T8 (歩驟S22)。其后，比 較器104將計數(shù)器101的計數(shù)值和比較寄存器102中的T，[O] = T8進行比、接下來，在計數(shù)器101的計數(shù)值與比較寄存器102中所存儲的值T'[O] 一致之前，由CPU 120生成對時間Tb的時間測量請求(步驟S23:"是")。此時，由于計數(shù)值是Tl，因此CPU 120從計數(shù)器101讀出 Tl，并計算T3或者說將Tl加到Tb (T3 = Tl + Tb)，并將時間存儲器 102中的T[l]的定時器超時值設置為這樣獲得的T3 (步驟S24)。在該定 時器設置時，T[l]的啟用位同時被設置為啟用。其后，由于更新了時間存儲器102中的T[x]，因此對于啟用位被設置 為啟用的數(shù)據(jù)，CPU120比較T
:T8禾QT[1]二T3 (步驟S25)。結果， 由于T3 < T8，因此CPU 120更新數(shù)據(jù)使得在比較寄存器103中T'[O] = T3 (步驟S26)。其后，比較器104將計數(shù)器101的計數(shù)值與比較寄存器 102中的丁'
= 丁3進行比較。接下來，在計數(shù)器101的計數(shù)值與所存儲的值T'[O]—致之前，由 CPU 120生成對時間Tc的時間測量請求(步驟S27:"是")。此時，由 于計數(shù)值是T2，因此CPU120從計數(shù)器101讀出T2，并計算T4或者說將 T2力口至ijTc (T4 = T2 + Tc)，并將時間存儲器102中的T[2]的定時器超時 值設置為這樣獲得的T4 (步驟S28)。在該定時器設置時，T[2]的啟用位 同時被設置為啟用。其后，由于更新了時間存儲器102中的T[x]，因此對于啟用位被設置 為啟用的數(shù)據(jù)，CPU 120比較T[O] = T8、 T[l] = T3和T[2] = T4 (步驟 S29)。結果，由于T3〈T4〈T8，因此CPU 120對數(shù)據(jù)進行更新使得在 比較寄存器103中T，[O] = T3 (步驟S30)。其后，比較器104將計數(shù)器 101的計數(shù)值與比較寄存器102中的T'
-T3進行比較。在此狀態(tài)下，當計數(shù)器101的計數(shù)值變成T3并且與T'[O] = T3 —致時(步驟S31:"是")，比較器104生成對CPU 120的中斷信號(步驟 32)。其后，由于生成了對CPU 120的中斷信號，因此，將該中斷信號通 知給時間存儲器102。相應地，CPU 120將時間存儲器102中的T[x]中的 存儲與和T3對應的定時器超時值的設置值的T[l]的啟用位設置為禁用(步驟S33)。其后，由于T[l]的啟用位被設置為禁用，因此，對于啟用位被設置為 啟用的數(shù)據(jù)，CPU120比較T
二T8禾口T[2]二T4。結果，由于T4〈T8， 因此CPU 120對數(shù)據(jù)進行更新使得在比較寄存器103中T，[O] = T4 (步驟 S34)。在下文中，相似地執(zhí)行對時間T3的多次時間測量請求的操作，其 后，在計數(shù)值達到T4的情況下，以及在計數(shù)值達到T8的情況下，相似地執(zhí)行操作。因此，根據(jù)該實施例，除了第一實施例的優(yōu)點之外，還帶來了以下優(yōu) 點由于在比較寄存器中設置單個定時器超時時間，因此可以簡化比較寄 存器的配置。 [第三實施例]接下來，將說明根據(jù)本發(fā)明的第三實施例。在第一實施例中，把利用 存儲器進行的排序的結果用作將與計數(shù)值相比較的定時器值，并使用單個 比較器。另一方面，在第三實施例中，使用多個比較器，并設置與輸入到 各個比較器中的多個時間測量請求對應的定時器超時值。圖9示出表示根據(jù)本發(fā)明的第三實施例中的配置的框圖。如圖9所示，第三實施例中的定時器電路包括CPU 530、 31位的計數(shù)器501，進一 步地，在計數(shù)器501的31位的計數(shù)值TIM [30: O]的輸出側，布置多個比 較器521、 522。在各個比較器521、 522的31位的定時器超時值[30: O]的 輸入側，分別布置比較寄存器(存儲單元)511、 512。在各個比較器 521、 522的輸出側，并行地布置寄存器502以及或門電路503。除了可以輸出與各個時間測量請求對應的定時器超時值之外，各個比 較寄存器511、 512還可以將啟用位[31]輸出到各個比較器521、 522，啟用 位[31]表示定時器超時值的啟用Z禁用。當各個比較寄存器511、 512的啟用 位為啟用時，各個比較器521、 522將計數(shù)器501的計數(shù)值與各個比較寄 存器511、 512的定時器超時值進行比較，并在這兩個值彼此一致的情況 下生成中斷信號，并將這樣生成的中斷信號分別輸出到寄存器502以及 "或"電路503。寄存器502存儲各個比較器521、 522的輸出值。當輸入來自各個比 較器521、 522的輸出中斷信號中的任一個時，"或"電路503將所述輸 入輸出到CPU 530作為一個中斷信號(INT)。參照寄存器502所存儲的 數(shù)據(jù)，CPU 530確定比較器521、 522中的哪一個從"或"電路503輸出中 斷信號，并基于所述確定來執(zhí)行中斷處理。因此，也是根據(jù)該實施例，帶來了與第一實施例相似的性能和優(yōu)點， 并且能夠減少CPU的不必要的中斷處理，并使用單個計數(shù)器實現(xiàn)了多個時 間測量。 [第四實施例]接下來，將說明根據(jù)本發(fā)明的第四實施例。在第四實施例中，與第三 實施例相比，計數(shù)器的位長度增大到38位，輸入到比較器的位長度被劃
分為TIM [30: O]和TIM [37: 7]，這可以使用同一計數(shù)器實現(xiàn)具有不同組的 最大測量時間的時間測量。圖IO示出表示根據(jù)本發(fā)明的第四實施例中的配置的框圖。如圖10所 示，第四實施例包括CPU 630、計數(shù)器601，并且進一步地，在計數(shù)器 601的38位的計數(shù)值TIM [37: O]的輸出側中，分別地，多個比較器621、 622被布置在低31位計數(shù)值TIM [30: O]的輸出側處，而多個比較器623、 624被布置在高31位的計數(shù)值TIM [37: 7]的輸出側處。在各個比較器621 至624的31位的定時器超時值[30: O]的輸入側，分別布置比較寄存器(存 儲單元)611至614。在各個比較621至624的輸入側，并行地布置寄存器 602以及"或"電路603。除了可以輸出與各個時間測量請求對應的定時器超時值之外，各個比 較寄存器611至614還可以將啟用位[31]輸出到各個比較器621至624，啟 用位[31]表示定時器超時值的啟用/禁用。當各個比較寄存器611至614的 啟用位為啟用時，各個比較器621至624將計數(shù)器6(H的計數(shù)值與各個比 較寄存器611至614的定時器超時值進行比較，并在這兩個值彼此一致的 情況下生成中斷信號，并將這樣生成的中斷信號分別輸出到寄存器602以 及"或"電路603。寄存器602存儲各個比較器621至624的輸出值。當輸入來自各個比 較器621至624的輸出中斷信號中的任一個時，"或"電路603將所述輸 入輸出到CPU 630作為一個中斷信號(INT)。參照寄存器602所存儲的 數(shù)據(jù)，CPU 630確定比較器521、 522中的哪一個從"或"電路503輸出中 斷信號，并基于所述確定來執(zhí)行中斷處理。因此，根據(jù)該實施例，帶來了與第四實施例相似的性能和優(yōu)點，并 且，由于計數(shù)器的位長度變大，并且將要輸入到比較器的計數(shù)值被劃分為 兩個不同位長度的計數(shù)值，因此變得能夠使用同一計數(shù)器來實現(xiàn)具有不同 組的最大領1J量時間的時間領(J量。 [應用]可以將已經(jīng)在各個實施例中描述的定時器電路安裝到移動通信終端 (例如移動電話)。在此情況下，例如，如圖12所示，上述配置的定時 器電路102安裝到一個或多個LSI (大規(guī)模集成電路)101，其配置各個單元或者說無線應用單元、信號處理單元、控制單元等(未示出)的至少一部分，所述各個單元配置移動通信終端100。另一方面，可以將上述定時器電路應用于除了移動通信終端之外的電子設備。雖然已經(jīng)參照附圖根據(jù)特定優(yōu)選實施例詳細描述了本發(fā)明，但是應當 明白，本發(fā)明不限于這些實施例，而是可以在不脫離本發(fā)明的范圍和精神 的情況下實現(xiàn)各種修改、替代構造或者等同物。 工業(yè)實用性本發(fā)明可以應用于安裝在電子設備(例如移動通信終端)上的定時器 電路，具體地說，可以應用于安裝在各種電路(例如用于諸如移動電話這樣的移動通信終端的LSI)上的定時器電路。
權利要求
1、一種定時器電路，包括計數(shù)器，該計數(shù)器在參考時鐘下運行；存儲單元，該存儲單元在從CPU接收到時間測量請求時存儲與該時間測量請求相對應的定時器超時時間；以及比較器，該比較器對與所述計數(shù)器的輸出值相對應的時間和存儲在所述存儲單元中的定時器超時時間進行比較，并且在這兩組時間彼此一致時將中斷信號輸出到所述CPU；其中，所述存儲單元存儲與多個時間測量請求相對應的多組定時器超時時間，并且所述多組定時器超時時間中的最接近于與所述計數(shù)器的輸出值相對應的時間的一個被設置為將由所述比較器進行比較的定時器超時時間。
1、 一種定時器電路，包括 計數(shù)器，該計數(shù)器在參考時鐘下運行；存儲單元，該存儲單元在從CPU接收到時間測量請求時存儲與該時間 測量請求相對應的定時器超時時間；以及比較器，該比較器對與所述計數(shù)器的輸出值相對應的時間和存儲在所 述存儲單元中的定時器超時時間進行比較，并且在這兩組時間彼此一致時 將中斷信號輸出到所述CPU;其中，所述存儲單元存儲與多個時間測量請求相對應的多組定時器超 時時間，并且所述多組定時器超時時間中的最接近于與所述計數(shù)器的輸出 值相對應的時間的一個被設置為將由所述比較器進行比較的定時器超時時 間。
2、 如權利要求l所述的定時器電路，其中，所述存儲單元包括 第一存儲器，該第一存儲器存儲與多個時間測量請求相對應的多組定時器超時時間；以及第二存儲器，該存儲器至少存儲所述第一存儲器中所存儲的所述多組 定時器超時時間中的最接近于與所述計數(shù)器的輸出值相對應的時間的定時 器超時時間，并且存儲在所述第二存儲器中的定時器超時時間被設置為將 由所述比較器進行比較的定時器超時時間。
3、 如權利要求2所述的定時器電路，其中，所述存儲單元包括 排序裝置，該排序裝置按照從最接近于與所述計數(shù)器的輸出值相對應的時間的時間開始的順序?qū)Υ鎯υ谒龅谝淮鎯ζ髦械乃龆嘟M定時器超 時時間進行重新排列；以及設置裝置，該設置裝置用于設置所述第二存儲器中的由所述排序裝置 進行排序的所述多組定時器超時時間。
4、 如權利要求2所述的定時器電路，其中，所述第二存儲器僅存儲所述最接近于與所述計數(shù)器的輸出值相對應的時間的定時器超時時間。
5、 如權利要求2所述的定時器電路，其中，當存儲在所述第一存儲2器中的所述多組定時器超時時間被更新時，所述第二存儲器被更新。
6、 如權利要求2所述的定時器電路，其中，所述第一存儲器存儲啟用信息，以設置所述多組定時器超時時間是啟 用還是禁用，并且當所述比較器生成中斷信號時，相應定時器超時時間的 啟用信息被設置為禁用，并且所述第二存儲器存儲啟用信息被設置為啟用的定時器超時時間。
7、 如權利要求2所述的定時器電路，其中，所述第一存儲器存儲完成信息，所述完成信息指示所述計數(shù)器是否被完成，當所述計數(shù)器被完成 時，所述定時器超時時間基于所述完成信息而被更新。
8、 如權利要求l所述的定時器電路，其中，所述比較器包括連接到所述計數(shù)器的輸出側的多個比較器， 所述存儲單元包括分別連接到所述多個比較器的多個存儲器，并且 所述多個存儲器存儲與多個時間測量請求分別對應的多組定時器超時時間，并且各組定時器超時時間被設置為將由所述多個比較器分別進行比較的定時器超時時間。
9、 如權利要求8所述的定時器電路，其中，所述多個比較器輸入所 述計數(shù)器的預定位長度的輸出值中的不同位長度的輸出值。
10、 一種移動通信終端，該移動通信終端具有如權利要求1至9中的 任意一項所述的定時器電路。
11、 一種電子設備，該電子設備具有如權利要求1至9中的任意一項 所述的定時器電路。
全文摘要
在一種安裝在移動通信終端等上的定時器電路中，以減少的測量誤差實現(xiàn)了具有不同組測量時間的多個時間測量，并且減少了功耗。所述定時器電路包括計數(shù)器(101)，在參考時鐘下運行；存儲單元(時間存儲器(102)和比較寄存器(103))，當從CPU(120)接收到時間測量請求時，存儲與該時間測量請求對應的定時器超時時間；以及比較器(104)，當與計數(shù)器(101)的輸出值對應的時間和存儲在存儲單元中的定時器超時時間一致時，生成對CPU(120)的中斷信號。存儲單元存儲與多個時間測量請求對應的多組定時器超時時間，多組定時器超時時間中的最接近于與計數(shù)器(101)的輸出值對應的時間的一個被設置為將由比較器(104)進行比較的定時器超時時間。
文檔編號G04G99/00GK101151584SQ200680010779
公開日2008年3月26日 申請日期2006年3月31日 優(yōu)先權日2005年3月31日
發(fā)明者并木秀夫 申請人:日本電氣株式會社